CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 12 3 4 5 6 7 8 9 10 ... 4323 »
  1. PWM Motor feedback

    0下载:
  2. Verilog code for learning for purpose
  3. 所属分类:VHDL编程

    • 发布日期:2024-10-15
    • 文件大小:47.37kb
    • 提供者:menka*****
  1. Designing CLock

    0下载:
  2. Clock designing for the Verilog Zedboard
  3. 所属分类:VHDL编程

  1. VIRTUAL INPUT OUTPUT VERILOG CODE

    0下载:
  2. THE IS CODE THAT USED THE VERILOG WHERE VIO FUNCTION USED
  3. 所属分类:VHDL编程

  1. Car Parking Module FPGA Zedboard

    0下载:
  2. This project is based on the car parking module it is working condition
  3. 所属分类:VHDL编程

  1. MAX Pool Code

    1下载:
  2. This is the verilog code for max pooling method.
  3. 所属分类:VHDL编程

    • 发布日期:2024-01-17
    • 文件大小:1.46kb
    • 提供者:2301*****
  1. 基于FPGA的频率计设计源码

    1下载:
  2. 频率计设计,FPGA实现纯逻辑等精度频率计设计,功能调试通过。亲测好用。
  3. 所属分类:VHDL编程

  1. 1588接收解析代码

    1下载:
  2. 基于verilog的1588 V2协议解析的代码
  3. 所属分类:VHDL编程

  1. 地铁站售货机源代码

    1下载:
  2. 基本售货机源代码,实现了选择货物,投币检测,找零等基础的功能,里面有详细的注释说明。
  3. 所属分类:VHDL编程

  1. bch

    1下载:
  2. bch codec verilog,可以作为初学者参考
  3. 所属分类:VHDL编程

  1. FPGA designer

    0下载:
  2. 一个LED闪烁程序,使用计数器方式呈现,以第25位作为标志位,控制LED闪烁
  3. 所属分类:VHDL编程

  1. scrambler

    0下载:
  2. 通讯领域很多对原始数据进行加饶,加饶的多项式可以有很多种。上面是一种实现,可以参考实现其它加饶的多项式, 同理如果实现解扰可以反过来
  3. 所属分类:VHDL编程

    • 发布日期:2022-09-07
    • 文件大小:907byte
    • 提供者:Jack@Chen
  1. SSP_PL022-REL1V0

    0下载:
  2. SSP_PL022-REL1V0.zip
  3. 所属分类:VHDL编程

    • 发布日期:2022-07-23
    • 文件大小:981.67kb
    • 提供者:perst@sadsa.com
« 12 3 4 5 6 7 8 9 10 ... 4323 »
搜珍网 www.dssz.com