CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 12 3 4 5 6 7 8 9 10 ... 4515 »
  1. sram

    0下载:
  2. FPGA 读写 SRAM 存储块,verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:1379328
    • 提供者:bin_mm3
  1. systemverilog期刊

    0下载:
  2. 硬件描述语言,使用编程语言去描述电路的作用,而此介绍为最新的编程语言,专用于测试(Hardware Descr iption Language (HDL), which uses programming languages to describe the functions of circuits, is the latest programming language dedicated to testing.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:3676160
    • 提供者:zhy12
  1. 业界标准的Verilog语法格式

    0下载:
  2. verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:476160
    • 提供者:兰心
  1. 05_key_test

    0下载:
  2. 利用FPGA实现对外设按键的控制,例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-16
    • 文件大小:179200
    • 提供者:R水O原Y
  1. 04_led_test

    0下载:
  2. FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-16
    • 文件大小:1345536
    • 提供者:R水O原Y
  1. chuankou_huihuan

    0下载:
  2. FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:537600
    • 提供者:梦羽雨
  1. Single-CPU

    0下载:
  2. 简单的单周期CPU设计,实现的指令有:算术运算指令、逻辑运算指令、移位指令、比较指令、存储器读/写指令、分支指令、跳转指令、停机指令。(Simple single-cycle CPU design,The instructions implemented are as follows:Arithmetic operation instruction, logical operation instruction, shift instruction, comparison instruction,
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:204800
    • 提供者:蓝湛506
  1. PWM

    0下载:
  2. 通过一个计数器来实现输出信号的占空比要求,可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:5572608
    • 提供者:xiuxiu727
  1. project_1

    0下载:
  2. 简单的一个Verilog小程序,适合刚接触的人群(A simple Verilog small program, suitable for people just contact)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:57344
    • 提供者:叮叮叮9527
  1. S05_example_Network

    0下载:
  2. vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:3401728
    • 提供者:kernelstory
  1. S04_基于ZYNQ的HLS 图像算法设计基础

    0下载:
  2. VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:7998464
    • 提供者:kernelstory
  1. S03_基于ZYNQ的DMA与VDMA的应用开发

    0下载:
  2. VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-08-22
    • 文件大小:9689088
    • 提供者:kernelstory
« 12 3 4 5 6 7 8 9 10 ... 4515 »
搜珍网 www.dssz.com