CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 12 3 4 5 6 7 8 9 10 ... 4499 »
  1. SPI

    0下载:
  2. 按键1按下写入数据,然后按键0读取数据,并伴随led不停闪烁,提示程序运行。程序开机会检测到W25Q128是否存在,如果不存在,则在TFTLCD模块上显示错误信息,同时led慢闪。(Press button 1 to write the data, then press button 0 to read the data, and with LED flickering constantly, prompting the program to run. The program starts to
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:3072
    • 提供者:KLWG
  1. CounterMoudle

    0下载:
  2. counter verilog code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:4314112
    • 提供者:quanghochoi
  1. 10_sd_test

    0下载:
  2. 本程序实现了fpga对sd卡通过spi总线的读写(fpga red and write sd card with the help of spi)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-14
    • 文件大小:5179392
    • 提供者:保定赵先生
  1. Xilinx_Answer_65444_Linux_Files_rel20180420

    0下载:
  2. 用于xilinx inux的PCI-express DMA驱动程序(PCI-express DMA driver for Xilinx linux)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:496640
    • 提供者:jinji
  1. Sequential_detection

    0下载:
  2. 使用vivado编写FPGA代码进行序列检测,其中附件中给出了具体的状态机结构,以及文件的提示。(Using vivado to write FPGA code for sequence detection, the attachment gives the specific state machine structure, as well as the prompt of the file.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:197632
    • 提供者:龍之龍
  1. H_adder

    0下载:
  2. 半加器实现,简单的半加器,作为新手实验用(Semi-adder implementation, simple semi-adder, as a novice experiment)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:3031040
    • 提供者:shatao
  1. hex6

    0下载:
  2. 超声波测距,测距之后通过数码管显示,led和蜂鸣器通过不同距离报警(Ultrasound ranging, after ranging through digital tube display, led and buzzer alarm through different distances)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:6462464
    • 提供者:tanshi706
  1. S01_CH07_RunLed

    0下载:
  2. 用于7035板的FPGA开发试验例程,可以很好的掌握关于FPGA的入门基础(The test routine of the development of the FPGA for 7035 board can grasp the basic of the introduction of the FPGA well.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:3770368
    • 提供者:a123sun
  1. MEDTH

    0下载:
  2. examples about vhdl compartor
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:10240
    • 提供者:serri57
  1. MODELSIM

    0下载:
  2. examples about vhdl combination
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:20480
    • 提供者:serri57
  1. gpio_emio

    0下载:
  2. vivado中EMIO例子,其中有VIVADO的详细配置,和SDK中详细代码!(EMIO example in vivado, which has detailed configuration of VIVADO, and detailed code in SDK!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:6214656
    • 提供者:nie111
  1. udp_send

    0下载:
  2. FPGA的UDP数据传输实例,经测试有效,适合需要在FPGA和PC或ARM之间传输数据使用!(The UDP data transmission instance of the FPGA is tested to be effective and suitable for data transmission between the FPGA and PC or ARM.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-16
    • 文件大小:48128
    • 提供者:逍遥大哥
« 12 3 4 5 6 7 8 9 10 ... 4499 »
搜珍网 www.dssz.com