CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 12 3 4 5 6 7 8 9 10 ... 4517 »
  1. eeprom_test

    0下载:
  2. EEPROM 读写例程, IIC 的通信程序 iic_com.v,顶层文件 eeprom_test.v(EEPROM read and write routine, IIC communication program iic_com.v, top level file eeprom_test.v)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:2048
    • 提供者:董成诚
  1. uart_tx

    0下载:
  2. 串口 Uart 通信例程,接收程序设计,Uart 接收程序包含 3 个程序, 分别是时钟产生程序 clkdiv.v, 串口发送程序 uarttx.v 和串口接收测试程序。(Serial port Uart communication routine, receiving program design, Uart receiving program contains three programs, respectively, clock generation program clkdiv.v, s
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:1024
    • 提供者:董成诚
  1. uart_test

    0下载:
  2. 串口 Uart 通信例程,发送程序设计,Uart 发送程序包含 3 个程序, 分别是时钟产生程序 clkdiv.v, 串口发送程序 uarttx.v 和串口发送测试程序。(Serial port Uart communication routine, send program design, Uart send program contains three programs, respectively is the clock generation program clkdiv.v, seria
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:2048
    • 提供者:董成诚
  1. ADC

    0下载:
  2. this is a stm32 adc demo
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:411648
    • 提供者:oubibi
  1. 8-bits-RISC-CPU-Verilog-master

    0下载:
  2. RISC精简指令集计算机相较于CISC复杂指令集计算机能够在一个时钟周期执行更多的指令,这些指令比CISC的指令集具有更短,功能更简单,指令格式更统一等特点,因此适合流水线处理,加快处理速度。(RISC Reduced Instruction Set Computer can execute more instructions in one clock cycle than CISC Complex Instruction Set Computer. These instructions are
  3. 所属分类:VHDL编程

    • 发布日期:2019-10-14
    • 文件大小:7497728
    • 提供者:Nolan1878
  1. FPGA对W25Q16读写

    0下载:
  2. FPGA对W25Q16读写FPGA对W25Q16读写FPGA对W25Q16读写FPGA对W25Q16读写
  3. 所属分类:VHDL编程

  1. rtc

    0下载:
  2. rtc的资料,里面的东西不少,目前还没有完全看明白。
  3. 所属分类:VHDL编程

  1. rtl

    0下载:
  2. IIC SLAVE的简单例子。可以直接用于FPGA验证(an iic slave sample. can use by FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:7168
    • 提供者:dxayvlf
  1. iic

    0下载:
  2. 通过iic总线实现数据的读和写,以及基于的modelsim测试。(Through the iic bus to achieve data reading and writing,and based on the modelsim test.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:9216
    • 提供者:A621135
  1. FILTER

    0下载:
  2. 卡尔曼滤波库,可调参数达到最优,已经验证并用于工程应用(Kalman filter library, adjustable parameters to reach the optimal, has been verified and used in engineering applications)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:3072
    • 提供者:Dr.stone
  1. 第三次实验

    0下载:
  2. 3-8编码器,基于verilog实现,初级程序(3-8encoder,Based on Verilog implementation,the primary program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:3072
    • 提供者:Eric_DZ
  1. uart1

    0下载:
  2. 电脑通过串口发送不同的命令,控制不同的花样流水灯,串口包括校验和波特率的配置(The computer sends different commands through the serial port, which includes the configuration of check and baud rate)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-10-19
    • 文件大小:6144
    • 提供者:fpga—yang
« 12 3 4 5 6 7 8 9 10 ... 4517 »
搜珍网 www.dssz.com