资源列表
MAX Pool Code
- This is the verilog code for max pooling method.
基于FPGA的频率计设计源码
- 频率计设计,FPGA实现纯逻辑等精度频率计设计,功能调试通过。亲测好用。
1588接收解析代码
- 基于verilog的1588 V2协议解析的代码
地铁站售货机源代码
- 基本售货机源代码,实现了选择货物,投币检测,找零等基础的功能,里面有详细的注释说明。
bch
- bch codec verilog,可以作为初学者参考
FPGA designer
- 一个LED闪烁程序,使用计数器方式呈现,以第25位作为标志位,控制LED闪烁
scrambler
- 通讯领域很多对原始数据进行加饶,加饶的多项式可以有很多种。上面是一种实现,可以参考实现其它加饶的多项式, 同理如果实现解扰可以反过来
SSP_PL022-REL1V0
- SSP_PL022-REL1V0.zip
all_use.rar
- all_use.rar
simple_spi_latest.tar.gz
- simple_spi_latest.tar.gz
mux21
- 多路选择器的设计代码及仿真验证,还有激励文件。
串口接收程序
- 异步串口接收程序,主要功能是将异步串口转换成8位并口数据,数据格式为8位数据、1个停止位、1个停止位、无校验位,可以自行设置波特率。