资源列表
drsstc
- 实现SKP/PDM功能的drsstc工程文件(DRSSTC project file for SKP / PDM)
POC
- 实现了计算机系统中作为I/O模块的POC。(It simulates the POC module which works as an I/O module in a computer system.)
分频器的modelsim仿真
- 这是分频器的modelsim仿真文件源代码,这是分频器的modelsim仿真文件源代码,这是分频器的modelsim仿真文件源代码
MUX21A
- MUX21A的VHDL程序,可供eda初学者使用,如有需要,请自取
FPGA RMII接口实现UDP
- Verilog实现RMII接口UDP网络传输,源代码
CY7C68013A usb测试例程
- PC通过CyConsole工具往USB EP2端点FIFO中写入512byte数据,然后EP2端点FIFO中的数据搬运到EP6端点的FIFO中,最后PC通过CyConsole工具从EP6端点的FIFO中读出512byte数据,实现USB loopback功能测试。
单周期CPU大作业-2020
- Verilog projects cpu
国产FPGA参考设计IPCORE_UART_example_M5&M7
- 国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication interface. Support programmabl
模24计数器
- 模24计数器的Quartus II文本输入设计及其test bench(Quartus II text input design and test bench of modulo 24 counter)
PID
- 利用Verilog语言实现PID增量式控制,输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
S02《Artix7修炼秘籍》MIG_DDR内存应用
- artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
AD9361
- AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)