资源列表
SPI接口Verilog实现
- 里面有主机发送模块和从机接收模块。主机发送32位16进制数（一位一位发送），工作在模式0。压缩文件内代码可直接运行，另附上testbench文件可以进行modelsim仿真。此代码根据论坛里一位大哥的代码改编，后来找不到是谁了。。。使用状态机编写主机的发送模块，由于项目仅仅需要主机发送所以从机的接收模块没有写成32位的，但是代码风格清晰，可以直接修改，复写率极高且非常好理解！
分频器
- 包括奇数分频和偶数分频的verilog和仿真文件代码
test_ddr3
- 基于XILINX K7系列FPGA实现5120*5120分辨率20帧的DDR3读写，发送到海思3559,HDMI显示。(Based on Xilinx K7 series FPGA to achieve 5120*5120 resolution of 20 frames of DDR3 read and write, sent to the Hays 3559,HDMI display.)
xilinx YUV444 转YUV422
- xilinx chroma resampler application
SystemC片上系统设计源代码
- SystemC片上系统设计源代码 同名书的附送代码，具体case随书获取
AD7606驱动程序
- 用于驱动AD7606模块，程序完整，使用verilog编写
数字基带信号的传输码型发生器设计实验报告
- vhdl语言，数字基带信号的传输码型发生器设计，附代码
i2c_verilog
- 主要包含i2c的master、slave模块，和一个简单的仿真sim文件(It mainly includes I2C master, slave module, and a simple SIM file)
数字预失真
- 采用VHDL编写的数字预失真模块，主要用于提高功放效率
CAN总线
- CAN总线FPGA软件实现，无需SJA1000芯片
08_1_hdmi_output_test
- HDMI输出彩条测试程序，在赛灵思平台有过验证，可以显示1920×1080分辨率30帧得图像(HDMI output color bar test program verified on Xilinx platform)
vhdl出租车计价器程序
- 经典VHDL 的出租车计价实例程序，要下载的尽快-classic examples of VHDL, with a total of 44! To download as soon as possible