资源列表
课设光立方代码
- 基于CPLD，用VHDL语言编程，实现了一个8*8*8的光立方控制(Based on CPLD and programming with VHDL language, an 8 * 8 * 8 optical cube control is realized)
序列算法电路设计
- 1．了解序列密码算法基本结构。 2．学习线性反馈移位寄存器（LFSR）设计方法。 3．掌握序列密码算法的FPGA程序结构。 4．掌握序列密码ZUC的硬件设计与实现 1．利用HDL语言描述ZUC算法的LFSR模块 2．结合接口电路程序，仿真验证LFSR模块正确性。
H.265视频压缩的FPGA实现
- 使用verilog语言实现H.265压缩算法，能够实现实时视频数据的压缩传输(Using Verilog language to realize h.265 compression algorithm can realize the compression and transmission of real-time video data)
dpd_v6_0_example_design
- rtl代码级的dpd 参考代码 包含六个文件夹分别为： 1.clk_gen 2.device,器件信息 3.dpd v6.0,rtl代码. 4.package 5.platform 6.rf_board
kcu105_sgmii_over_lvds
- sgmii use verilog coding,and can work 1000M ethernet
频率计实验程序代码
- XC7A35TCSG324-1的Verilog频率计程序，支持十分频，支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
分频
- 最简单的分频设计，包含quartus2和ise两种
VHDL100例详解
- VHDL100例详解的源码，包括从第1个到第94个实验的VHDL代码，如需要相关PDF可以私我。
AES算法硬件实现
- AES算法硬件实现，使用SAKURA开发板，128位密钥的AES算法
FPGA的VGA显示矩形框
- FPGA的VGA显示矩形框，在 VGA 显示器上显示一个矩形框。
PDM2PCM.srcs
- use verilog to trans PDM to PCM signal,use vivado
串口电压表VHDL
- 使用 AD 转换器 TLV1570，将 0－2.5V 的电压转换成 10 位二进制结果，再将 10 位二进制结果转换成 4 位 BCD 码 （整数部分 1 位，小数部分 3 位），并通过 UART 串口将数据送上位机 （电脑）进制显示(Serial port voltmeter)