- tenor_cycle 用于存储器分配的最佳适应算法的模拟 要求:利用Windows API中内存分配和释放的函数调用模拟用于动态分区分配的最佳适应算法的实现过程
- MySportGames 数据结构课程的作业要求
- 8432539-oracle-forms-developer-form-builder-refer Oracle form developer guide
- Real_Time_Fluid_Dynamics_for_Games. 这篇论文介绍了一种简单快速的动态流体的解决方案应用于游戏引擎
- rfgsqbky MIMO OFDM matlab仿真
- cells 这个java工程实现模仿细胞分裂的过程.(This java project implements the process of mimicking cell division.)
文件名称:jj
介绍说明--下载内容来自于网络,使用问题请自行百度
本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/D电路输入范围,经A/D转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过D/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采样和数据存储回放。经测试,系统整体指标良好,垂直灵敏度和扫描速度等各项指标均达到设计要求。-The problem to design a digital storage oscilloscope, to Xilinx, 200,000 FPGA chip as the core, supplemented by the necessary peripherals (including signal conditioning, sample and hold, internal trigger, A/D converter, D/A conversion and I/O modules) the use of VHDL language programming, arbitrary waveform one-shot, continuous playback is triggered, and storage, in accordance with the requirements of the vertical sensitivity and sweep speed of the gear set. Signal acquisition, it will be the external input signal conditioning by the signal conditioning modules to the A/D circuit input range, after A/D converted into the FPGA s internal dual-port RAM for high-speed cache, and the results through the D/A converter to give general oscilloscope shows completed, the low-frequency signals in real-time sampling and high-frequency signals equivalent sampling and data storage playback. Been tested, the system as a whole indices are good, the vertical sensitivity and scan speed indicators meet
相关搜索: VHDL 外部 存储
数字存储示波器
示波器
波形 采集 存储 回放
VHDL
Digital Storage Oscilloscope
存储示波器
oscilloscope fpga vhdl
示波器 电路
(系统自动生成,下载前可以参看下载内容)
下载文件列表
2007年数字示波器设计一等奖作品.doc
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
