CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 Windows编程 其他小程序
收藏

文件名称:VHDL

  • 所属分类：
    Other systems
  • 标签属性：
    [C/C++] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    2.22mb
  • 已下载：
    1次
  • 提 供 者：
    蓉***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于FPGA实现的保险箱密码锁。LED显示，具有报警功能，错误指示灯提示-FPGA-based implementation of the safe lock. LED display with alarm function, the error indicator Tips
(系统自动生成,下载前可以参看下载内容)

下载文件列表

VHDL/bxxmaq.asm.rpt
VHDL/bxxmaq.bdf
VHDL/bxxmaq.done
VHDL/bxxmaq.fit.rpt
VHDL/bxxmaq.fit.summary
VHDL/bxxmaq.flow.rpt
VHDL/bxxmaq.map.rpt
VHDL/bxxmaq.map.summary
VHDL/bxxmaq.pin
VHDL/bxxmaq.pof
VHDL/bxxmaq.qpf
VHDL/bxxmaq.qsf
VHDL/bxxmaq.qws
VHDL/bxxmaq.sim.rpt
VHDL/bxxmaq.sof
VHDL/bxxmaq.tan.rpt
VHDL/bxxmaq.tan.summary
VHDL/bxxmaq.vwf
VHDL/bxxmaq_assignment_defaults.qdf
VHDL/cipher_top.asm.rpt
VHDL/cipher_top.bsf
VHDL/cipher_top.done
VHDL/cipher_top.fit.rpt
VHDL/cipher_top.fit.summary
VHDL/cipher_top.flow.rpt
VHDL/cipher_top.map.rpt
VHDL/cipher_top.map.summary
VHDL/cipher_top.pin
VHDL/cipher_top.pof
VHDL/cipher_top.qpf
VHDL/cipher_top.qsf
VHDL/cipher_top.qws
VHDL/cipher_top.sim.rpt
VHDL/cipher_top.sof
VHDL/cipher_top.tan.rpt
VHDL/cipher_top.tan.summary
VHDL/cipher_top.vhd
VHDL/cipher_top.vhd.bak
VHDL/cipher_top.vwf
VHDL/cipher_top_assignment_defaults.qdf
VHDL/clkdiv_model.asm.rpt
VHDL/clkdiv_model.bsf
VHDL/clkdiv_model.done
VHDL/clkdiv_model.fit.rpt
VHDL/clkdiv_model.fit.summary
VHDL/clkdiv_model.flow.rpt
VHDL/clkdiv_model.map.rpt
VHDL/clkdiv_model.map.summary
VHDL/clkdiv_model.pin
VHDL/clkdiv_model.pof
VHDL/clkdiv_model.qpf
VHDL/clkdiv_model.qsf
VHDL/clkdiv_model.sim.rpt
VHDL/clkdiv_model.sof
VHDL/clkdiv_model.tan.rpt
VHDL/clkdiv_model.tan.summary
VHDL/clkdiv_model.vhd
VHDL/clkdiv_model.vwf
VHDL/clkdiv_model1.vwf
VHDL/clkdiv_model_assignment_defaults.qdf
VHDL/clk_div10.asm.rpt
VHDL/clk_div10.bsf
VHDL/clk_div10.done
VHDL/clk_div10.fit.rpt
VHDL/clk_div10.fit.summary
VHDL/clk_div10.flow.rpt
VHDL/clk_div10.map.rpt
VHDL/clk_div10.map.summary
VHDL/clk_div10.pin
VHDL/clk_div10.pof
VHDL/clk_div10.qpf
VHDL/clk_div10.qsf
VHDL/clk_div10.qws
VHDL/clk_div10.sim.rpt
VHDL/clk_div10.sof
VHDL/clk_div10.tan.rpt
VHDL/clk_div10.tan.summary
VHDL/clk_div10.vhd
VHDL/clk_div10.vwf
VHDL/clk_div10_assignment_defaults.qdf
VHDL/clk_div20.asm.rpt
VHDL/clk_div20.bsf
VHDL/clk_div20.done
VHDL/clk_div20.fit.rpt
VHDL/clk_div20.fit.summary
VHDL/clk_div20.flow.rpt
VHDL/clk_div20.map.rpt
VHDL/clk_div20.map.summary
VHDL/clk_div20.pin
VHDL/clk_div20.pof
VHDL/clk_div20.qpf
VHDL/clk_div20.qsf
VHDL/clk_div20.qws
VHDL/clk_div20.sim.rpt
VHDL/clk_div20.sof
VHDL/clk_div20.tan.rpt
VHDL/clk_div20.tan.summary
VHDL/clk_div20.vhd
VHDL/clk_div20.vwf
VHDL/clk_div200.asm.rpt
VHDL/clk_div200.bsf
VHDL/clk_div200.done
VHDL/clk_div200.fit.rpt
VHDL/clk_div200.fit.summary
VHDL/clk_div200.flow.rpt
VHDL/clk_div200.map.rpt
VHDL/clk_div200.map.summary
VHDL/clk_div200.pin
VHDL/clk_div200.pof
VHDL/clk_div200.qpf
VHDL/clk_div200.qsf
VHDL/clk_div200.qws
VHDL/clk_div200.sim.rpt
VHDL/clk_div200.sof
VHDL/clk_div200.tan.rpt
VHDL/clk_div200.tan.summary
VHDL/clk_div200.vhd
VHDL/clk_div200.vwf
VHDL/clk_div200_assignment_defaults.qdf
VHDL/clk_div20_assignment_defaults.qdf
VHDL/comparator_model.asm.rpt
VHDL/comparator_model.bsf
VHDL/comparator_model.done
VHDL/comparator_model.fit.rpt
VHDL/comparator_model.fit.summary
VHDL/comparator_model.flow.rpt
VHDL/comparator_model.map.rpt
VHDL/comparator_model.map.summary
VHDL/comparator_model.pin
VHDL/comparator_model.pof
VHDL/comparator_model.qpf
VHDL/comparator_model.qsf
VHDL/comparator_model.qws
VHDL/comparator_model.sim.rpt
VHDL/comparator_model.sof
VHDL/comparator_model.tan.rpt
VHDL/comparator_model.tan.summary
VHDL/comparator_model.vhd
VHDL/comparator_model.vhd.bak
VHDL/comparator_model.vwf
VHDL/control_model.asm.rpt
VHDL/control_model.bsf
VHDL/control_model.done
VHDL/control_model.fit.rpt
VHDL/control_model.fit.summary
VHDL/control_model.flow.rpt
VHDL/control_model.map.rpt
VHDL/control_model.map.summary
VHDL/control_model.pin
VHDL/control_model.pof
VHDL/control_model.qpf
VHDL/control_model.qsf
VHDL/control_model.qws
VHDL/control_model.sim.rpt
VHDL/control_model.sof
VHDL/control_model.tan.rpt
VHDL/control_model.tan.summary
VHDL/control_model.vhd
VHDL/control_model.vhd.bak
VHDL/control_model.vwf
VHDL/counter_model.asm.rpt
VHDL/counter_model.bsf
VHDL/counter_model.done
VHDL/counter_model.fit.rpt
VHDL/counter_model.fit.summary
VHDL/counter_model.flow.rpt
VHDL/counter_model.map.rpt
VHDL/counter_model.map.summary
VHDL/counter_model.pin
VHDL/counter_model.pof
VHDL/counter_model.qpf
VHDL/counter_model.qsf
VHDL/counter_model.qws
VHDL/counter_model.sim.rpt
VHDL/counter_model.sof
VHDL/counter_model.tan.rpt
VHDL/counter_model.tan.summary
VHDL/counter_model.vhd
VHDL/counter_model.vwf
VHDL/count_model.vhd.bak
VHDL/db/bxxmaq.(0).cnf.cdb
VHDL/db/bxxmaq.(0).cnf.hdb
VHDL/db/bxxmaq.(1).cnf.cdb
VHDL/db/bxxmaq.(1).cnf.hdb
VHDL/db/bxxmaq.(10).cnf.cdb
VHDL/db/bxxmaq.(10).cnf.hdb
VHDL/db/bxxmaq.(11).cnf.cdb
VHDL/db/bxxmaq.(11).cnf.hdb
VHDL/db/bxxmaq.(12).cnf.cdb
VHDL/db/bxxmaq.(12).cnf.hdb
VHDL/db/bxxmaq.(13).cnf.cdb
VHDL/db/bxxmaq.(13).cnf.hdb
VHDL/db/bxxmaq.(14).cnf.cdb
VHDL/db/bxxmaq.(14).cnf.hdb
VHDL/db/bxxmaq.(15).cnf.cdb
VHDL/db/bxxmaq.(15).cnf.hdb
VHDL/db/bxxmaq.(16).cnf.cdb
VHDL/db/bxxmaq.(16).cnf.hdb
VHDL/db/bxxmaq.(17).cnf.cdb
VHDL/db/bxxmaq.(17).cnf.hdb
VHDL/db/bxxmaq.(18).cnf.cdb
VHDL/db/bxxmaq.(18).cnf.hdb
VHDL/db/bxxmaq.(2).cnf.cdb
VHDL/db/bxxmaq.(2).cnf.hdb
VHDL/db/bxxmaq.(3).cnf.cdb
VHDL/db/bxxmaq.(3).cnf.hdb
VHDL/db/bxxmaq.(4).cnf.cdb
VHDL/db/bxxmaq.(4).cnf.h

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭