文件名称:Usegg7_11s
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:755byte
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
用VHDL描述一个让6个数码管同时显示出来的控制器,同时显示出来0、1、2、3、4、5这6个不不同的数字图形到6个数码管上,输入时钟调节频率,使的能够观察到稳定显示出来的6个数字。可异步复位
-With VHDL descr iption of a let six digital tube display controller, 0,1,2,3,4,5 six different digital graphics displayed to six digital tube, adjust the frequency of the input clock able to observe so stable display six digits. Can be asynchronous reset
-With VHDL descr iption of a let six digital tube display controller, 0,1,2,3,4,5 six different digital graphics displayed to six digital tube, adjust the frequency of the input clock able to observe so stable display six digits. Can be asynchronous reset
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Usegg7_11s/seg7_1.vhd
Usegg7_11s
Usegg7_11s
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.