CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 Windows编程 其他小程序
收藏

文件名称:Altera-SDRAM_controller-IP-CORE

  • 所属分类：
    Other systems
  • 标签属性：
    [PDF]
  • 上传时间：
    2013-09-16
  • 文件大小：
    3.34mb
  • 已下载：
    1次
  • 提 供 者：
    che****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

Altera的SDRAM IP核代码，支持源码创作-Altera s SDRAM IP core code to support the creation of source
(系统自动生成,下载前可以参看下载内容)

下载文件列表

Altera 官方SDRAM_controller IP CORE/sdr_sdram.pdf
Altera 官方SDRAM_controller IP CORE/verilog/db/altpll_rpd2.tdf
Altera 官方SDRAM_controller IP CORE/verilog/db/logic_util_heursitic.dat
Altera 官方SDRAM_controller IP CORE/verilog/db/prev_cmp_sdr_sdram.map.qmsg
Altera 官方SDRAM_controller IP CORE/verilog/db/prev_cmp_sdr_sdram.qmsg
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(0).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(0).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(1).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(1).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(2).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(2).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(3).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(3).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(4).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(4).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(5).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(5).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(6).cnf.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.(6).cnf.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.cbx.xml
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.cmp.rdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.cmp_merge.kpt
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.db_info
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.eco.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.hier_info
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.hif
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.lpc.html
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.lpc.rdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.lpc.txt
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.bpm
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.ecobp
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.kpt
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.logdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map.qmsg
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map_bb.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map_bb.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.map_bb.logdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.pre_map.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.pre_map.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.rpp.qmsg
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.rtlv.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.rtlv_sg.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.rtlv_sg_swap.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sgate.rvd
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sgate_sm.rvd
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sgdiff.cdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sgdiff.hdb
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sld_design_entry.sci
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.sld_design_entry_dsc.sci
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.smart_action.txt
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.syn_hier_info
Altera 官方SDRAM_controller IP CORE/verilog/db/sdr_sdram.tis_db_list.ddb
Altera 官方SDRAM_controller IP CORE/verilog/doc/readme.txt
Altera 官方SDRAM_controller IP CORE/verilog/doc/sdr_sdram.pdf
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/compiled_partitions/sdr_sdram.root_partition.map.cdb
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/compiled_partitions/sdr_sdram.root_partition.map.dpi
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/compiled_partitions/sdr_sdram.root_partition.map.hdb
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/compiled_partitions/sdr_sdram.root_partition.map.kpt
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/compiled_partitions/sdr_sdram.root_partition.merge_hb.atm
Altera 官方SDRAM_controller IP CORE/verilog/incremental_db/README
Altera 官方SDRAM_controller IP CORE/verilog/model/mt48lc8m16a2.v
Altera 官方SDRAM_controller IP CORE/verilog/route/PLL1.v
Altera 官方SDRAM_controller IP CORE/verilog/route/sdr_sdram.csf
Altera 官方SDRAM_controller IP CORE/verilog/route/sdr_sdram.esf
Altera 官方SDRAM_controller IP CORE/verilog/route/sdr_sdram.vqm
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.done
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.flow.rpt
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.map.rpt
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.map.smsg
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.map.summary
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.qpf
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.qsf
Altera 官方SDRAM_controller IP CORE/verilog/sdr_sdram.qws
Altera 官方SDRAM_controller IP CORE/v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com