CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 七段数码管显示

搜索资源列表

  1. dyf

    0下载:
  2. 为了实现工业生产中产品的自动计数功能,设计了AT89S51为核心的产品计数系统。系统采用红外对管传感器对产品进行检测,并将信号经过放大电路传输到单片机的外部计数脉冲,实现产品的计数功能,并利用七段数码管显示产品数量。系统还设计了ISP并行接口实现单片机与PC机的程序下载和擦出功能。系统集成度高、可靠性强、功耗低,可实现自动控制,使用与维护方便,减少了人工计数的误差和不便。 -In order to realize the industrial production of produ
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:3862
    • 提供者:王平
  1. EEPROM-Boot-memory-storage

    0下载:
  2. 实验名称:片内EEPROM实验 功能描述:利用EEPROM记录开机次数,利用数码管显示结果。 实验目的:熟悉片内EEPROM的操作。 学习利用七段数码管显示数据。 了解“软件炸弹”,保护知识产权。-Experiment name: test-chip EEPROM Descr iption: Using the EEPROM boot record number, the use of digital display results. Purpose of t
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:48206
    • 提供者:空心
  1. pin-lv-ji

    0下载:
  2. 设计的是一个数字频率计,通过八个七段数码管显示频率值。系统时钟选择的50M的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量从外部输入的数字信号,否则测量系统数字时钟信号模块的数字信号。(附详细PDF文档介
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:678100
    • 提供者:刘渝
  1. VHDL-LED

    0下载:
  2. 设计一个带计数使能、异步复位、带进位输出的增1六位二进制计数器,计数结果由共阴极七段数码管显示-Design a counter with enable and asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:59172
    • 提供者:ds18b20
  1. sumaguan

    0下载:
  2. 基于vc6.0编写的七段数码管显示时钟。运用到MFC-Seven-segment digital display clock based on vc6.0 written. Applied to the MFC
  3. 所属分类:Dialog_Window

    • 发布日期:2017-05-10
    • 文件大小:2268092
    • 提供者:钟一
  1. freq_detect

    0下载:
  2. verilog写的数字频率计,用七段数码管显示-verilog to write the digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5544604
    • 提供者:朱辉
  1. SHFRTLED

    0下载:
  2. 可实现七段数码管显示英文 hello 并且实现左移右移- These seven digital can realize these seven digital pipe display hello and realize English moves left the realization of the right shift hello moves left move to the right
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1579
    • 提供者:韩皓晨
  1. sopc--dianti

    1下载:
  2. 设计一个三层楼自动电梯控制器,电梯内有三个输入按钮响应用户的上下楼层请求,并有七段数码管显示电梯当前所在楼层位置;在每层电梯入口处设有请求按钮开关,指示用户的上或下的请求。由LED灯显示电梯的上下运动情况和关门信息。-Design a three floors to be automatic elevator controller, elevator there are three buttons respond to user input the fluctuation floor reque
  3. 所属分类:VHDL-FPGA-Verilog

  1. decoder-realizing-of-FPGA

    0下载:
  2. 译码器的fpga相应的代码,还有仿真实现。在这里设计的七段数码管显示译码器是采用case语句来实现的。-Decoder fpga corresponding code, and simulation. In the design here seven segment digital pipe display the decoder is the case of the realization of the statements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:248802
    • 提供者:明晓昕
  1. two_ten

    0下载:
  2. 完成二进制到十进制的转换,使用例化语句,包括二选一模块、比较模块、七段数码管显示译码模块。-Complete binary to decimal conversion, the use cases of the statement, including the two selected a module, modules, seven-segment display decoder module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:297731
    • 提供者:沈桑霞
  1. keyboard4_4-and-seg7

    0下载:
  2. 4*4键盘扫描程序,并将键值利用七段数码管显示出来。芯片为Altera Cyclone EP1C6Q240C8。-It s very simple,for rookies.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:984
    • 提供者:刘三虎
  1. FP-AND-DIPLAY

    0下载:
  2. VHDL分频程序:将输入为MHz数量级的频率进行分频,得到自己所需的Hz数量级频率。 七段数码管显示程序:将输出进行译码,通过数码管显示。-VHDL divider, divide the input MHz frequency of the order of magnitude, to get the required Hz magnitude frequency. Segment digital tube display program: the output of decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:883
    • 提供者:hhy
  1. keyboard

    0下载:
  2. 4*4按键扫描与七段数码管显示 4*4按键扫描与七段数码管显示-4*4Key scan and Digital tube
  3. 所属分类:MPI

    • 发布日期:2017-04-02
    • 文件大小:174147
    • 提供者:旺简
  1. Electronic-Lock-(VHDL)

    1下载:
  2. 开锁代码为2位十进制并行码。 当输入的密码与锁内的密码一致时,绿灯亮,开锁;当输入的密码与所内的密码不一致时,红灯亮,不能开锁。 密码可由用户自行设置。 密码可由七段数码管显示出来。 -The design is based on the VHDL language, using the MAX+ plusII parallel electron two locks design, and design process described in detail. VHDL lan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-07
    • 文件大小:46080
    • 提供者:天街小雨
  1. qiduanshumaguanshizhong

    0下载:
  2. 用簇实现七段数码管显示系统时间的功能,实时的电子时钟-Seven-segment LED display system time using the cluster
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-08
    • 文件大小:14875
    • 提供者:尉少明
  1. lab9

    0下载:
  2. 电子钟设计 利用8253定时器用中断方式定时,用8255并行口控制LED数码管的扫描显示及键盘作按钮的时间修改,制做成一个24小时进制的电子钟或表。 利用实验三(定时器)、实验六(中断)、实验五(并行口键盘)、七段数码管显示的线路原理图,用中断方式编程完成一个电子钟或表的设计。 -The design uses 8253 electronic clock timer with interrupt timer, display and keyboard for the button
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:2240
    • 提供者:
  1. shumaguanxiashi

    0下载:
  2. 七段数码管显示,6 位8段码LED显示电路,8位段码、6位位码是由两片74LS374输出。位码经MC1413或ULN2003倒相驱动后,选择相应显示位。-The seven segment LED display, 6, 8 segment LED display circuit, 8 Segment, the 6-bit code is output by two 74LS374. Bit code MC1413 or ULN2003 inverting driver, select the
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:731
    • 提供者:紫雾
  1. 8255_key

    0下载:
  2. EAT598实验开发板8255芯片键盘扫描七段数码管显示程序-EAT598 experimental development board 8255 chip keyboard scan 7-segment digital tube display program
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:953
    • 提供者:Tony
  1. shumaguan

    0下载:
  2. 8 位七段数码管扫描显示驱动电路 8 位七段数码管显示模块的工作原理编程实例-8-segment digital tube scan shows a drive circuit of eight seven-segment digital display module works programming examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:803
    • 提供者:javsay
  1. dianlubaojingqi

    0下载:
  2. 输入电压超过3V,显示ERR,并报警。电压值可在七段数码管显示,点阵广告屏显示或液晶屏显示-Input voltage exceeds 3V, display ERR, and the police. Voltage values ​ ​ in the seven-segment display, dot matrix screen advertising display or LCD display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:23513
    • 提供者:damen
« 1 2 3 4 5 6 78 9 10 11 12 ... 22 »
搜珍网 www.dssz.com