搜索资源列表
experiment4_play
- VHDL实验四，设计一个异步清零和同步时钟使能的4位加法计数器-VHDL Experiment 4, an asynchronous reset and synchronous design clock enable 4-bit adder counter
New_Stepper_Motor_Drive_Circuit
- 本课题设计了一款用于两相混合式步进电机的驱动芯片，内部集成了PWM(脉 冲宽度调制)斩波控制和步进电机细分驱动功能，工作于36V并可持续输出1.5A 电流。PWM电流控制电路与3位非线性数模转换器相结合，可细分电机绕组上的 电流，对步进电机进行整步、半步、1/4步或1/8步的细分控制，从而实现了步 进电机不同步距角的运作。为了改善电机性能，特别是电机工作在微步距模式下 的正弦电流波形下时，芯片可提供三种不同的电流衰减模式（快衰减模式、慢衰 减模式、混合衰减模式）。同时，芯
i2c
- I2C是Philips公司推出的芯片间串行传输总线，以两根连线(SDA和SCL)即可实现完善的全双工同步数据传送，具有规范完整、结构独立和使用简单等特点。I2C总线的时钟线SCL和数据线SDA均为双向传输线。数据线上每传输一位数据都要求时钟线上有1个时钟脉冲与其相对应。-I2C
eda2
- 一个带记数使能，同步复位，带进位输出的增一 六位二进制记数器，记数结果由共阴极七段数码管显示-One with a count enable, synchronous reset, into digital output by 16 binary counter, counting the results from the common cathode seven-segment LED display
transmitter_model_final
- 在BFSK发射机的基本部分是序言和数据输入电路。序言序列定位在每122位的数据包前一共有128位的数据包。序言的主要目的是协助接待，同时提供同步和数据包位。 数据输入电路主要由来自存储元件和卷积编码器与R = 1 / 2。因此，输入位必须被储存在一个临时内存，并在61位的存储区块分区。然后，卷积编码器，并增加了一倍位在邮件的末尾2位更多线索。阿多路可确保正确的序列，编码的比特之间的序言和选择，是传播到下一个阶段。 在下一阶段的发射器由两个直接器（DDS）数字合成器，以及一个用0和
s1c33_uCos
- uCos在s1c33上的移植 S1C33 MCU EPSON最新的32位微处理器系列，专用于需要高级数据处理的便捷设备。 CPU性能 核心CPU 精工EPSON32位的RISC CPU，32位内部数据处理 33MHz 105条16位固定长度的指令 16个32位多用途的寄存器 在60MHZ操作下的最小指令执行时间为16.7ns 乘法、除法和MAC指令 内存 0~128K ROM 8K RAM 片内周边电路 晶振电路 32.769K~33MHz 定
asyncwrite
- FPGA异步时序转同步时序模块 位宽（bit） -FPGA asynchronous transfer timing synchronization timing module Width (bit)
asic
- 帧同步 系统是保证收、发双方同步工作的重要单元。从基群的帧结构中可知，同步时隙 TSo是奇、偶帧两种形式的图案交替，即偶帧TS0时隙的D2～D8为帧同步码“0011011”， 奇帧TSo时隙的D2固定为“1”。为了提供防止伪帧定位的附加保护措施和提高比特误码 监测能力，TSo时隙中的第—位码作为循环冗余校验(CRC)码。-帧同步帧同步系统是保证收、发双方同步工作的重要单元。从基群的帧结构中可知，同步时隙 TSo是奇、偶帧两种形式的图案交替，即偶帧TS0时隙的D2～D8为帧同步码“
cout_asyn
- 基于verilog的计数器设计，本例程将实现四位异步二进制计数器的功能，同时给出了同步二进制计数器和同步十进制计数器的VerilogHDL程序-Verilog counter based design, this routine will achieve the functions of four asynchronous binary counter, synchronous binary counter is given and synchronous decimal counter Ver
change
- 同步串并转换程序,1位串行输入，8位并行输出。-Synchronous series and the conversion process, a serial input, 8-bit parallel output.
BeiHanguCOS
- 嵌入式系统设计导论 —基于32位微处理器与实时操作系统 1、uC/OS-II概述 2、任务管理 3、中断和时间管理 4、任务之间的通信与同步 5、存储管理-Introduction to Embedded System Design- Based on 32-bit microprocessor and real-time operating system, 1, uC/OS-II Overview 2, 3, task management, interrupt and t
dff
- 用VHDL语言编写的带进位、置位、复位的D触发器，异步清零D触发器，同步清零D触发器-library ieee use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all entity exp7_10 is port( clk: in std_logic d: in std_logic clr: in std_logic en,s:in std_logic q: o
d_ff
- 带置位、清零使能的D触发器以及同步清零D触发器、异步清零D触发器-VHDL，DFF
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步. 程
daima
- 带有同步并行预置功能的8位左移移位寄存器-Preset function in parallel with synchronous 8-bit left shift register
sipo_reg5
- VHDL语言描述具有同步清零的5位串行输入并行输出移位寄存器代码-VHDL language to describe the clearing of 5 with synchronous serial input parallel output shift register code
EasySearch
- 本软件是一个快速、自定义文件筛选工具！主要用于从指定文件夹中提取各种符合约束条件的文件。比如：从歌曲库文件夹中提取某位歌手的歌曲；按照指定大小提取目标文件夹中文件等等。当然也可以用本工具清除磁盘垃圾文件！ 1、 常用功能 （1） 从搜索目录获得指定格式文件； （2） 从搜索目录获得文件名满足特定条件的文件； （3） 从搜索目录删除指定格式或条件的文件； （4） 清空搜索目录所有文件； （5） 按照修改时间同步搜索目录和目标目录文件。-This
A-QuanJia-device-design
- 一位全加器设计，，二进制设计，，同步二进制计数-A QuanJia device design
16-dsp-chuankou
- 实现16位高速DSP同步串行口的应用，可做为设计材料来使用-Achieve 16-bit high speed DSP Synchronous Serial Port can be used as design materials to use
pcm
- 码率为1000kb/s，字长为8 位、帧长为128 个字、帧同步码为 EB90EB90H 的PCM 采编器-Rate is 1000kb/s, 8-bit word length, frame length is 128 words, frame synchronization of PCM code EB90H editorial control