搜索资源列表
my_pll
- VHDL程序，使用锁相法实现位同步的算法，并可以对算法进行仿真-VHDL, the use of lock-in-law to achieve the synchronization algorithm, the algorithm can be simulated
SC-DSC
- 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰
gardner
- 通信中位同步的gardner算法的matlab仿真-Communications Synchronization gardner of the Matlab simulation algorithm
gardner_simulink
- 位同步gardner 算法的simulink仿真-bit synchronization algorithm simulink
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
HDB3byVHDL
- 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题
IO74LS164
- I0口驱动74LS164,8位同步移位寄存器，将data_buf的数据逐位输出到simuseri_DATA
333
- 针对位同步问题，提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算，将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内；再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息，复杂度较低。仿真结果表明该算法具有较好的估计精度
weifenqi
- 微分器：利用数字锁相环进行位同步信号提取的关键模块
Synchronous
- 详细讲解了同步原理，包括载波同步、位同步、帧同步
AnImprovedNonDataAidedSymbolTimingRecoveryForGMSKM
- GMSK位同步的Gardner改进算法,是IEEE上很好的一篇文章
题目：多线程同步方法解决生产者－消费者问题
- 题目：多线程同步方法解决生产者－消费者问题 （Bounded - Buffer Problem） 内容：有界缓冲区内设有１０个存储单元，放入／取出的数据项 设定为１～１０这１０个整形数。要求每个生产者和消费者对有界 缓冲区进行操作后，即时显示有界缓冲区的全部内容、当前指针位 置和生产者／消费者标识符。-topics : multithreaded synchronization solution to producer-consumer (Bounded - Buffer Problem) :
7位二进制计数器
- 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器，计数结果由共阴极七段数码管显示
带新网络同步协议１５８８的３２位处理器资料
- 带新网络同步协议１５８８的３２位处理器资料-With a new network synchronization protocol 1588 32-bit processor data
fsk
- FSK 完整 支持两板间 通信 位同步 帧同步-FSK full support for communication between the two plates synchronization frame synchronization
comp_16
- 设计16位同步计数器 要求：（1）分析16位同步计数器结构和电路特点； （2）用硬件描述语言进行设计； （3）编写测试仿真并进行仿真。-Design 16-bit synchronous counter requirements: (1) analysis of the 16-bit synchronous counter and circuit characteristics (2) hardware descr iption language design (3) pre
QPSK的gardner算法
- QPSK解调中位同步用gardner算法实现，matlab程序
equizer
- HART协议的均衡器设计 DCT LMS 设计 + 位同步设计，仿真证明了设计的有效性-HART protocol design DCT LMS equalizer design+ Bit synchronous design, simulation proves the validity of the design
barker
- 帧同步的实现方法，基于7位巴克码的实现，采用V_LOG编写成的工程例子 可以直接编译-Frame Synchronization Method, 7 based on the realization of Barker Code, adopted the project into V_LOG example of the preparation can be directly compiled