搜索资源列表
datastructure
- 本学期所有数据结构的大作业一，设A与B分别为两个带有头结点的有序循环链表（所谓有序是指链接点按数据域值大小链接，本题不妨设按数据域值从小到大排列），list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二，本次实验的题目为表达式求值，要求设计一个程序，演示用算符优先法对算术表达式求值的过程。 即编写程序把前缀表达式转换成后缀表达式，并计算结果。用以下三组数据测试程序： 3*（7-2）； 2*（6+2*（3+6*（6+6）））+（6+
BSTAVT
- 本学期所有数据结构的大作业一，设A与B分别为两个带有头结点的有序循环链表（所谓有序是指链接点按数据域值大小链接，本题不妨设按数据域值从小到大排列），list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二，本次实验的题目为表达式求值，要求设计一个程序，演示用算符优先法对算术表达式求值的过程。 即编写程序把前缀表达式转换成后缀表达式，并计算结果。用以下三组数据测试程序： 3*（7-2）； 2*（6+2*（3+6*（6+6）））+（6+
shuzifujieqi
- 主要给出准循环的LDPC码编码实现方法，译码方法选择，并给出了帧同步的解决方法-Give the main quasi-cyclic LDPC codes achieve coding method, decoding method of selection, and give the frame synchronization solution
xindaorongliang
- 介绍了基于MATLAB 的信道编码,主要包括实验操作界面制作以及循环码和卷积码编译码。-Introduced the MATLAB-based channel coding, including experimental production, and user interface code and convolution code decoding cycle.
ViterbiFPGA
- 探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
convolutional-code-2-1-4-viterbi
- 本程序是卷积码的viterbi译码，卷积码的编码结构图已经附在程序打包中，本卷积码是循环递归卷积码，最后状态不容易回零，本程序最后有判决程序，记录回零状态！反向译码！本程序可以直接生成节点的树图，便于纠错，检错！-This program is viterbi decoding convolutional codes, convolutional codes have been attached to the coding structure packaged in a loop of the
convolutional-code-viterbi
- 本程序是卷积码的维比特译码，本例中使用的是循环反馈卷积码，最后状态不归零，与我的另一个程序不同，我采用编码控制回零，解决归零问题！最后状态回零！各项指标良好！-This program is Wei Bite decoding convolutional codes, in this case using a circular feedback convolutional codes, the final state is not zero, and my other procedures ar
xunhuanma
- 循环码的编码与循环码的译码，visualC++2010编写-Cyclic code encoding and decoding of cyclic codes, visualC++2010 write
BCH-code-_matlab
- 循环码是线性分组码中最重要的一种子类，是目前研究得比较成熟的一类码。它的检、纠错能力较强，编码和译码设备并不复杂，而且性能较好，不仅能纠正随机错误，也能纠正突发错误。循环码还有易于实现的特点，很容易用带反馈的移位寄存器实现其硬件 。循环码具有许多特殊的代数性质，这些性质有助于按照要求的纠错能力系统地构造这类码，并且简化译码算法，目前发现的大部分线性码与循环码有密切关系正是由于循环码具有码的代数结构清晰、性能较好、编译码简单和易于实现的特点，因此在目前的计算机纠错系统中所使用的线性分组码几乎都是循
Cyclic(73)
- 循环码的定义以及由生成多项式求解生成 矩阵和系统生成矩阵的过程，并在Matlab环境下写出了循 环码的编码器和解码器代码，实现了编码和译码功能。分析和讨论了 此码发现错误、纠正错误的能力，并讨论了其与线性分组码、Hamming 码等信道编码的区别与联系。 - Definition of cyclic codes generated by the polynomial generator matrix of the process of seeking system, writte
buxhbm
- 15.11循环码编码和译码,检验并证明其检错纠错能力-it is（15，11)Cyclic code encoding and decoding.
4bits-BCH-C-CODE
- 在VC的环境下实现BCH编码和译码函数产生BCH编码和译码，BCH码是循环码的一种。-BCH encoding and decoding functions in the VC environment to produce the BCH encoding and decoding, the BCH is the kind of CYCLIC codes.
CRC
- 循环码的编码与译码器(支持一位的纠错) 编码(n,k可调) 测试用例1： input:n=7 k=3 g=11101 m=101 output:1010011 input:n=7 k=3 g=11101 m=010 output:0100111 测试用例2： input:n=7 k=4 g=1011 m=1101 output:1101001 input:n=7 k=4 g=1011 m=1010 output:1010
cyclecoder_decoder
- (7,4)循环码的verilog编码程序，（7，4）循环码的verilog译码程序-(7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure
123
- 用matlab实现(7,4)系统循环码的编码和译码，g(x)=1+x+x3。 -(7,4) system encoding and decoding of cyclic codes, g (x) = 1+x+x3 using matlab.
15-10C
- [15,10]循环码的编码和纠一位错译码-[15,10] cyclic code encoding and decoding correcting a wrong
cc1_matlab
- 基于Matlab的循环码的编码与译码，内附源码的详细注释及其编译码的过程-Matlab code based on the cycle of encoding and decoding, containing detailed notes and source coding and decoding proce-Matlab cyclic code encoding and decoding, enclosing the source detailed notes of the encoding
VHDL_book1
- gate：基本逻辑门的实现和验证 mux4_1_gate：多路复用器的门级实现和验证 mux4_1_behav：多路复用器的行为级实现和验证 seg7_gate：7段数码管逻辑门实现和验证 seg7_behav：7段数码管case语句描述和验证 mux7seg：采用按键复用7段数码管的实现和验证 clkseg7：采用时钟自动扫描复用7段数码管的实现和验证 comp4_gate：4位比较器结构化实现和验证 comp8_behav：8位比较器行为实现
bianyima
- 循环码编译码器 运行后在输入信息码字后的四个框中输入四位二进制数用于编码-Cyclic code decoder
卷积码、CRC
- 卷积码的C源程序，包括编码器和译码器。还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.