搜索资源列表
digital-system-clocking
- 关于数字vlsi集成电路的时钟设计问题，时钟对vlsi的重要性大家都明白的。-The clock on the digital vlsi integrated circuit design, the clock on the importance of vlsi all understand.
multifunction-digital-clock
- EDA课程设计多功能数字时钟的设计程序源码，在Cyclone II上验证成功！-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
CLOCK
- 基于AT89C51的数字时钟电路设计KEIL 51源代码，已调试。液晶显示-AT89C51-based digital clock circuit design KEIL 51 source code, is debugging. LCD
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
q
- 自己课程设计做的单片机89C52的c语言程序，主要功能为数字时钟，可设置时间，星期数。用Keil把c代码加入new project中就可以调试了。包里还有个Proteus的电路图，没上传原文件，我觉得电路图还是自己动手画画比较好吧。-My own curriculum SCM 89C52 c language program, the main function for the digital clock, can set the time, days of the week. Keil c c
clock
- 使用Quartus II图形界面连接的数字电子时钟设计，内含报告word文档-Using the Quartus II graphical user interface connected to digital electronic clock design, word document containing the report
12864
- 指针时钟的设计原理以及原程序清单，包括数字时钟的设计-The design of the clock pointer
mydesign_DPLL
- 实现了数字锁相环设计，可以用于信号的时钟提取供本地时钟使用-the design introduced a method to use DPLL,we can get the local clock from the signal
clock
- 数电课程设计：电子时钟 设计一个数字电子钟,要求: 1. 时间以12或24小时为一个周期； 2. 正常显示时、分、秒； 3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 6. 完成闹钟功能。 -Curriculum design for digital circuits: design of a digital
ClockDesign
- 关于时钟设计的源码，有数字时钟，模拟时钟，信号时钟-Designed on the clock source, a digital clock, analog clock, the clock signal
clock_top
- 基于cx200a的fpga的数字时钟系统的设计，-Fpga based cx200a of the digital clock system design,
beep_key
- 基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧-VHDL hardware descr iption language based on multi-functional digital clock design ideas and techniques
Example
- 嵌入式 中断例程 包括延时时钟设计 数字显示设计 可以通过外部按键接收中断完成相应操作-Interrupt routine including the delay clock embedded design digital display design can be completed by the corresponding external interrupt key receiver operating
FPGA-clock
- 用FPGA编写程序实现数字时钟的设计，具有计时、秒表及闹钟功能-FPGA programming with digital clock design, with timing, stopwatch and alarm functions
EX04_14
- Android下的数字及模拟小时钟设计，简单实用！-Digital & Analysis Clock Design in Android
EDA-shuzizhong
- 用EDA软件实现数字时钟的设计，提供详细的代码-Using EDA software to realize the digital clock design, with detailed code
shuzishizhong
- C51单片机C语言设计数字时钟，可通过按键设置时间。-C51 single-chip C language design digital clock, set the time by pressing a button.
www
- 完整的基于fpga的数字时钟的设计与实现，压缩文档是整个文档，其中的zzz，zzz1，zzz2，zzz3不同情况下的顶层原理图-Complete digital clock fpga based design and implementation, the archive of the entire document, which zzz, zzz1, zzz2, zzz3 different top-level schematic case
digital-clock
- 设计一个 24 h 制数字时钟,要求能显示时、分、秒,并可手动调整时和分。-Design a 24 h the digital clock, requirement can shows, minutes and seconds, and can when manual adjustment and points.
pin-lv-ji
- 设计的是一个数字频率计，通过八个七段数码管显示频率值。系统时钟选择的50M的时钟，闸门时间为1s（通过对系统时钟进行分频得到），在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。（附详细PDF文档介