CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字时钟设计

搜索资源列表

  1. multi-function-digital-clock

    0下载:
  2. 基于fpga的多功能数字时钟设计,有预设和报警功能-Fpga-based design of multi-function digital clock, presets and alarm functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:557677
    • 提供者:凌应龙
  1. Based-FPGA-digital-clock-design

    1下载:
  2. 基于FPGA的数字时钟设计,这里是我做的一个电子时钟,大家可以借鉴一下!-Based FPGA digital clock design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:2712676
    • 提供者:白瑞峰
  1. Digital-clock

    0下载:
  2. 数字时钟设计  
  3. 所属分类:SCM

    • 发布日期:2017-11-23
    • 文件大小:588373
    • 提供者:李文辉
  1. shuzishizhong

    1下载:
  2. 基于multisim的典型数字时钟设计,实现时钟、定时等功能。-Design of digital electronic clock
  3. 所属分类:Other systems

    • 发布日期:2017-11-23
    • 文件大小:319683
    • 提供者:worm
  1. clock

    0下载:
  2. 实验3设计资料简易时钟 FPGA数字时钟设计参考资料及全部代码-Experimental design simple clock FPGA digital clock design reference information and all the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:32675
    • 提供者:
  1. SCAN_LED

    0下载:
  2. 基于FPGA的数字时钟设计,数码管显示,简单易懂,适合初学者-FPGA-based digital clock design, digital display, easy to understand for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:815047
    • 提供者:张小凡
  1. DigtalClockWidget

    0下载:
  2. 安卓系统下的数字时钟设计,有兴趣朋友请参考-Android system under the digital clock design, interested friends please refer
  3. 所属分类:android

    • 发布日期:2017-04-16
    • 文件大小:64828
    • 提供者:mingo yan
  1. clock

    0下载:
  2. 基于VHDL的数字时钟设计,能很好的模拟数字时钟显示-VHDL-based digital clock design, can be a good analog and digital clock display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:3027968
    • 提供者:蔡冬阳
  1. VHDL-based-digital-clock-programming

    0下载:
  2. 基于VHDL的数字时钟设计,可以调时间,并且可以设置四个闹钟时间,中和很多VHDL的基本程序,对初学者很有用-VHDL-based digital clock design, you can adjust the time, and you can set four alarm time, and in a lot of VHDL basic procedures, useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:9856
    • 提供者:
  1. mulitism_-digital-clock

    0下载:
  2. 基于mulitism软件的数字时钟设计,数字时钟在 mulitism仿真软件上可以显示时分秒,并有闹钟功能等-Mulitism software based digital clock design, digital clock mulitism simulation software can display minutes and seconds, and alarm clock functions
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:1002761
    • 提供者:黄无名
  1. digital-clock

    0下载:
  2. 基于FPGA的数字时钟设计,时钟可以按设定好的时间进行自动计时,FPGA板子上可以显示相应的时钟数字,是数字电路课程的一个课程设计,也是对于VHDL语言的一个熟悉过程.-FPGA-based digital clock design, the clock can be a good time to set automatic timing, FPGA board clock can display the corresponding figure is a digital circuit des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:337653
    • 提供者:李源码
  1. shuzizhong

    0下载:
  2. 52单片机控制编写的数字时钟设计c++,适用于初学者。-52 SCM prepare digital clock design c++, suitable for beginners.
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:280192
    • 提供者:chang
  1. dianzishizhong

    0下载:
  2. 数字时钟 设计要求: 1:可以正常准确的显示时间. 2:可以通过键盘输入来对时间进行调整. 3:能够以两种时钟表示方式显示时间. 4:自由发挥其他功能.-Digital Clock Design requirements: 1: The normal display accurate time. 2: You can adjust the keyboard input time. 3: The clock can display the time in
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:15486
    • 提供者:甄子丹
  1. Clock-Simulation

    0下载:
  2. 基于89C51单片机的数字时钟设计,基本的时间显示-Digital clock 89C51 microcontroller-based design, the basic time display
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:142284
    • 提供者:高志伟
  1. 51xx

    0下载:
  2. 基于51单片机数字时钟设计,实现24小时计时等功能,并可以调控时间。-Based on 51 single-chip digital clock design to achieve 24-hour clock and other functions, and can regulate the time.
  3. 所属分类:assembly language

    • 发布日期:2017-04-08
    • 文件大小:52147
    • 提供者:田彬
  1. 数字万年历(附源代码和原理图及PCB)

    2下载:
  2. 本设计适用于电子设计的新手,主要实现了一个万年历,可以进行时间和闹铃的设置。同时还可以进行温度的测量。时钟芯片用的是DS12CR887(DS12CR887数据手册),内置锂电池掉电时间继续走时。 966(就是这个数字,准没错) 温度测量采用DS18B20(DS18B20数据手册),时间的调整和闹铃的设定通过独立按键进行设置。时间和温度的测量结果都在LCD1602上进行显示。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2015-03-15
    • 文件大小:11902127
    • 提供者:dennisyu
  1. clock

    0下载:
  2. 基于FPGA的数字时钟设计,本人试过,能用。-FPGA clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2080437
    • 提供者:李海裴
  1. clock

    0下载:
  2. 数字时钟设计 设计一个数字时钟 要求:(1)用数码管显示时/分/秒 (2)有时间预置功能 (3)能用蜂鸣器报时-Digital Clock Design Design a digital clock Requirements: (1) with the digital display hours/minutes/seconds           (2) has the time preset function 
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3473052
    • 提供者:韩大马
  1. 8位数字显示的简易频率计

    1下载:
  2. (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the ci
  3. 所属分类:VHDL/FPGA/Verilog

  1. 0037、基于单片机的数字钟设计论文资料

    0下载:
  2. 本设计以单片机AT89S52为切入点,通过使用AT89S52的内部的可编程定时器/计数器,结合对外接晶振的调节来确定一个合适的振荡周期,从而确定出内部的机器周期。再通过对内部中断程序的设置来设计出时钟程序,即设计出了电子时钟的核心。然后在核心电路的基础上设计出了相应的扩展电路,使本设计更加实用。(The AT89S52 single-chip design as the starting point, through the use of AT89S52 internal programmabl
  3. 所属分类:单片机开发

« 1 2 3 4 56 7 8 9 10 ... 19 »
搜珍网 www.dssz.com