搜索资源列表
DigitalPLL
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
gfuzzy
- 基于模糊逻辑控制的数字锁相环,用于通信系统中的载波恢复。Digital phase lock loop base on fuzzy logical control, which is used to recover carrier in communication system.
pll
- 用FPGA实现数字锁相环,开发环境为ISE
myDPll
- 本人写的数字锁相环,有模拟数据,学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。
FPGA-DPLL
- 基于FPGA实现的一种新型数字锁相环
pll
- 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
数字锁相环
- DPLL
ADPLL.rar
- 全数字锁相环(adpll)的部分源程序代码,是其中最重要的部分。,All-digital phase-locked loop (adpll) part of the source code, is one of the most important part.
PLL_grt_rtw.rar
- C语言实现了数字锁相环的程序,不过程序比较复杂,得参照MATLAB中 Discrete 3-phase pll模型,C language implementation of the DPLL procedure, but more complicated procedures, may refer to MATLAB, Discrete 3-phase pll model
pll
- 用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
dpll
- 数字锁相环,这里有个例子,可以借鉴看看,用simulink搭建的-dpll
SystemView
- 文件名 例子说明 1-1.svu 信号的平方 1-2.svu 双边带调幅信号的频谱 3-1.svu 拉普拉斯系统 3-2.svu 三阶系统的根轨迹与波特图计算 4-1.svu AM调制解调 4-2.svu AM 超外差收音机模型 4-3.svu SSB移相法形成 5-1.svu 间接法调频 5-2.svu 阿姆斯特兰朗法调频 5-3.svu FM积分鉴频器的仿真 5-4.svu 声音通过FM传输 6-1.svu 用一阶锁相环实现的FM解调器 6
PLLfpgapaper
- 实现数字锁相环的一篇论文,FPGA实现,用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
hdlc_decode
- 基于Verilog的HDLC解码器。其中时钟的提取采用数字锁相环-The HDLC decoder based on Verilog. Which are extracted using digital phase-locked loop clock
DPLL
- 90度锁定的数字锁相环的设计的VHDL源代码-The VHDL code of Digital Phase-Locked Loop Based on CPLD
smart
- 智能 全数字锁相环的设计 -smart all digital PLL design , very good
FSK
- 主要探讨基于FSK制式的主叫号码来电显示的几种解码方式,详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式,给出相应理论依据和实验数据,最后分析各种解码方式的优缺点。-FSK;HT9032;74HC9046;BF535
PLL
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF-Digital phase-locked loop PLL is the design source code, which, Fi is the input frequency (receive data), Fo (Q5) is
dds9851
- 本文主要介绍的是采用直接数字频率合成的短波信号发生器,它主要以微电脑控制部分、直接数字频率合成(DDS)部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作,操作方便明了,增加了很多功能。它通过启动DDS后,把内存缓存区的数据送到DDS后输出相应的频率,并把数据转换为BCD码,送到液晶显示器进行显示。该系统输出稳定度、精度极高,适用于当代的尖端的通信系统和精密的高精度仪器。-This paper describes the use of direct
pll_code
- 全数字锁相环的verilog源代码-全数字锁相环的verilog源代码