搜索资源列表
ARM+FPGA
- 基于ARM平台的等精度数字显示频率计的设计,已通过测试-ARM-based platforms, such as the accuracy of figures show that the frequency of design, has been tested
ZZCPLD
- 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验： 1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2．可以进行触发器、寄存器、计数器和一般时序电路的实验 3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验 -This paper describes a circuit board pro
Freq_counter
- 本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。-the code on the FPGA using VHDL development of the
Design-of-digital-frequency-meter-
- 本设计是基于51单片机的数字频率计，包括源程序代码-This design is based on 51 single-chip digital frequency meter, including the source code
jyfpgadszplj
- 基于FPGA的数字频率计设计 具体描述了数字频率计的设计过程及实现步骤-FPGA-based digital frequency meter digital frequency meter is specifically described in the design process and implementation steps
shuzipinlvji
- 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量范围从1Hz—10kHz的正弦波、方波、三角波，时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。-The digital frequency meter will adopt the method of timing, counting measuring frequency, USES a model 1602 a dynamic LCD display 6 digits.
1
- 数字频率计keil工程加protues仿真,测试没问题！-wo hah min mnax?
pinlvji-design-VHDL
- 使用Altera公司的EP2C35系列的FPGA芯片，利用SOPC-NIOSII-EP2C35开发板设计和仿真一个数字频率计，对1Hz~250KHz 的脉冲进行频率测量，采用等精度测量，即在所测量的整个频段内部，均可实现相同精度的测量，测量精度与频率无关，结果在数码管上显示-The use of Altera EP2C35 series FPGA chip using the SOPC-NIOSII-EP2C35 board design and simulation of a digital
shudianbaogao
- 在Multisim和QuartusII中实现数字频率计的Word论文-Multisim and QuartusII
frequence_430new
- 基于FPGA的数字频率计的设计，可测量波形的频率周期占空比等-Digital frequency meter design FPGA-based, measurable frequency waveform cycle duty cycle
shuzupinlvji_
- 使用FPGA开发，包含数字频率计完整报告，电路图和源码。-Using FPGA development, including digital frequency meter complete report, circuit diagram and source code.
pinlvji
- 根据stm32芯片的功能设计简易的数字频率计-According to stm32 design frequency meter
Frequency-meter
- 数字频率计，这是个很常用的简单的51小程序，测量的频率范围不清楚，大家自己测-Digital frequency meter, which is a very common 51 small procedures, the frequency range of the measurement is not clear, we test
DDS-pulse-random
- 数字频率计，该代码可用于产生任意频率的脉冲-this code is used to generate pulse
frequency（PA0）
- 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及
frequency
- 基于Verilog HDL数字频率计的设计与实现(Design of Verilog HDL Digital Frequency Meter)
Grochecdecomposition
- 声卡数字频率计 该程序是标准的Windows界面,界面友好,以黑色背景红色大号字体显示频率值,具有醒目,程序简洁和测量精度高的特点()
kebenchengxu
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
1
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例