搜索资源列表
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
pinlvji 频率计VHDL编程
- 频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量程时，有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decimal display frequency, the measu
一种新型数字扫频仪的原理与研制
- 利用Cygnal公司的C8051f060单片机及DDS频率合成器AD9852构成扫频仪。
matlab_n.几个Matlab编程示例
- 几个Matlab编程示例，其中包括：单位抽样序列、复正弦序列、离散系统的差分方程、冲激响应和卷积分析、离散系统的频率响应分析和零、极点分布、基于Matlab的数字滤波器设计和FFT算法的应用等。,Some Matlab programming examples, including: random sequence of units, rehabilitation Sine sequences, discrete-time systems of differential equations, i
16QAM_verilog 使用Verilog实现全数字的16QAM调制器
- 使用Verilog实现全数字的16QAM调制器，假设载波的频率为1MHz，数据比特率为100kbit/s.包括源代码和testbench-use verilog to realize 16qam,carrier frequency is 1MHz,data rate is 100kbit/s.including source code and testbench
DDS.rar
- 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号
基于频率抽样方法2实现Ⅲ型FIR数字带通滤波器
- 基于频率抽样方法2实现Ⅲ型FIR数字带通滤波器-based on the frequency sampling method 2 to achieve Ⅲ type FIR digital band-pass filter
PhaseNoise.rar
- 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。,Fractional-N technology to s
Frequence.rar
- 基于AVR的数字频率计，使用LCD1602做显示。刷新速度1S，含电路图,AVR-based digital frequency meter, the use of so LCD1602 display. Refresh rate of 1S, with circuit
Frequency
- 35MHz的数字频率计，用LCD1062显示，程序简单，移植性强-35 MHz digital frequency plan, LCD1062 shows, with simple procedure, portability is strong
s数字显示频率计
- s数字显示频率计.doc
digital_frequency
- 数字频率计，keil + protues-Digital frequency meter, keil+ protues
DDS
- DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序.-DDS program folder, complete direct digital frequency synthesis function, sine, triangle, square
DPLL
- 数字锁相环频率合成器的vhdl实现的源代码-Digital PLL Frequency Synthesizer vhdl source code to achieve
kaiser
- 本matlab函数，实现凯泽窗设计低通、带通、高通滤波器，综合在一个图显示。设计滤波器时，用到的脉冲函数和脉冲响应函数都在压缩包里，所用的频率是数字频率值。-The matlab function, designed to achieve Kaiser window low-pass, band-pass, high pass filter, integrated in a map display. Filter design, the use of the pulse function and
fpga-dds
- 本文介绍了dds的原理以及altera公司的fpga器件FLEX10K系列的主要特点，给出了用EPF10K40实现直接数字频率合成器的工作原理、设计思路、电路结构和仿真结果以及功能改进。-This article describes the principles dds and altera fpga device company FLEX10K series of key features, is given with EPF10K40 the direct digital frequency
verilog
- verilog实现的数字频率计8位数码管输出显示同时矩形波分档输出-verilog implementation of digital frequency meter
ccp例程
- ccp例程.doc //本程序利用CCP1模块实现一个“简易数字频率计”的功能