CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 波特率 VHDL

搜索资源列表

  1. UART

    0下载:
  2. 用FPGA实现了RS232异步串行通信,所用语言是VHDL,另外本人还有Verilog的欢迎交流学习,根据RS232 异步串行通信来的帧格式,在FPGA发送模块中采用的每一帧格式为:1位开始位+8位数据位+1位奇校验位+1位停止位,波特率为2400。由设置的波特率可以算出分频系数,具体算法为分频系数X=CLK/(BOUND*2)。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1429
    • 提供者:saibei007
  1. VHDL_UART

    0下载:
  2. VHDL语言的UART串行接口芯片程序,包括数据接收器、数据发送器和波特率发生器等。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3590
    • 提供者:liukun
  1. uart

    0下载:
  2. 基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5093955
    • 提供者:吕常智
  1. gai

    0下载:
  2. 波特率可供选择的vhdl源程序,已调试无错误
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3082
    • 提供者:wenwen
  1. baudgen_latest.tar

    0下载:
  2. 波特率发生器的VHDL源码。适用于uart、spi、IIC-Baud rate generator VHDL source code. Apply to uart, spi, IIC
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:427486
    • 提供者:pyu
  1. UART

    0下载:
  2. 通用UART串口的VHDL描述,可自行设定奇偶校验,波特率等参数-VHDL descr iption of generic UART serial port, they are free to set parity, baud rate and other parameters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1233541
    • 提供者:姜明
  1. WAVE6000

    0下载:
  2. 基于VHDL语言设计一个全双工UART电路,主要模块:波特率模块、数据发送模块、数据接收模块。-VHDL language design based on a full-duplex UART circuit, the main modules: module baud rate, data transmission module, the data receiver module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2561775
    • 提供者:李思龙
  1. URAT_transmitter_receiver_VHDL

    0下载:
  2. 基于UART的VHDL程序,包括顶层程序、波特率发生器程序、UART发送器程序、UART接收器程序4部分程序。有详细注释,并在每个程序后附上一张仿真波形图,便于理解和验证。-UART in VHDL-based procedures, including the top-level procedures, procedures for the baud rate generator, UART transmitter program, UART receiver program four par
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:36951
    • 提供者:kuaile
  1. uart

    0下载:
  2. 一个功能很强大的异步串口例子,用vhdl完成,波特率等参数可以调整。-A feature very powerful example of asynchronous serial interface, complete with vhdl, baud rate parameters can be adjusted.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4347
    • 提供者:tofly
  1. eda-2009

    0下载:
  2. 9600波特率的串行口VHDL接收和发送模块,两个模块既可以单独使用。-VHDL 9600 baud serial port receive and transmit modules, two modules can be used alone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3947906
    • 提供者:shaobingxin
  1. full_duplex_connection_19200_16

    0下载:
  2. 全双工串口通信VHDL代码 已在quartus2上仿真验证 波特率19200 16倍频-Full-duplex serial communication already in quartus2 on VHDL code simulation validation baud rate 19200 16 octave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2421246
    • 提供者:刘苇
  1. VHDL1

    0下载:
  2. 一种利用CPLD实现波特率自动侦测的方法,介绍了数据接收模块系统,分析了波特率自动侦测原理,利用VHDL语言对其进行了编程,最后给出了仿真结果,从而推广该方法的应用。 关键词:串行通信,波特率,自动侦测,仿真结果 -CPLD realization of a use of automatic baud rate detection methodology, the data receiving module systems, analysis of the principle of au
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:128351
    • 提供者:枫蓝
  1. SerivalPC1

    0下载:
  2. 用VHDL编写的单片机与串口的通信,通过调试,波特率为9600,在串口调试助手能看到相应的结果-Prepared with the VHDL serial communication between MCU and, through the commissioning, the baud rate is 9600, the serial debugging assistant can see the results of the corresponding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:603472
    • 提供者:lidejjj
  1. VHDLchuankou

    0下载:
  2. VHDL语言描述的串口程序 2400Hz的波特率时钟-VHDL language to describe the serial program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8088
    • 提供者:白图鲁
  1. UART

    0下载:
  2. 异步串口收发程序,波特率4800。VHDL写成。在ALTERA开发板上测试成功。-This is a UART program, with a fixed 4800bps. Tested successfully on an Altera divice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1479031
    • 提供者:王羽
  1. uart

    0下载:
  2. uart串口通讯,波特率任意可调,采用vhdl语言编写,ise和quartus均可使用-uart serial communication baud rate of any adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:3182
    • 提供者:常飞
  1. baud_gen

    0下载:
  2. 运用VHDL语言,实现串口收发程序中的波特率设置的子程序,可以将该子模块加载到主程序中。-VHDL language, set the baud rate of the serial transceiver subroutine, this sub-module is loaded into the main program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:905
    • 提供者:陈诚
  1. VHDLRS232Slave

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2456
    • 提供者:yanganggang
  1. rs232_tr

    0下载:
  2. 自学的串口通信模块,包含接收模块,发送模块,波特率模块,顶层模块-RS232 communication application,VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:5116
    • 提供者:lkg
  1. UART_FPGA

    0下载:
  2. 此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4183
    • 提供者:lmy
« 1 2 34 »
搜珍网 www.dssz.com