搜索资源列表
windlx
- MIPS 的 5级流水线模拟器 源代码编写-MIPS module
cpu
- MIPS流水线CPU的工作原理和设计方法-The design and implementation of the pipelined CPU
PipelineCPU
- 这是我们设计的一个MIPS流水线CPU,基于Verilog HDL语言实现。它与传统的MIPS流水线CPU不同点在于,5个流水段各自维护一个变量(SelType)表明当前正在执行的指令类型,这样处理数据冒险、loaduse冒险或者跳转冒险时候每个段都能知道其他段正在处理的语句,从而方便我们的处理。-This is a MIPS pipelined CPU based on Verilog HDL language to achieve. It the the MIPS pipelined CPU
MIPS789
- 一个32位的5 级流水线处理器。在构架这个处理器的结构过程中是按照MIPS指令进行各个流水段的功能划分,并且在处理各种相关的时候参照了手头上的一个GCC_MIPS的C 语言编译器,因此支持MIPS 1指令系统。编译器的支持使这个核心有了实用价值,这个核心可以应用于各种嵌入式系统设计,代替常规的单片机实现片上系统,还可以在一个芯片里加入多个内核并且灵活的总线连接实现多处理器设计。-A 32-bit pipelined processor 5. In the framework of this pr
piplelinecpu
- 流水线CPU,实现MIPS简单指令的运行,在XLINX实验板上运行-Pipelined CPU, MIPS simple instructions to achieve the operation, run in XLINX experimental board
Lab9-Forwarding-Unit
- CSCE2214课程设计,试验9源代码。实现流水线结构的MIPS CPU 16位。配有强大的Forwarding Unit.-CSCE2214 curriculum design, test 9 source code. Implement pipelined MIPS CPU 16 place. With a strong Forwarding Unit.
simple-pipeLine-CPU
- 简单的流水线CPU实现,基于MIPS指令集。-Simple pipelined CPU implementation, based on the MIPS instruction set.
pipeline_cpu
- 1)MIPS架构 2)五级流水线 3)支持MIPS的R,I,J三种指令,一共二十条。 4)内涵PDF教程,工程和激励文件-1) MIPS architecture 2) five line 3) to support the MIPS R, I, J three kinds of instruction, a total of twenty. 4) connotation PDF tutorials, project files and incentives
cpu_design
- FPGA MIPS架构CPU,五段流水线功能,ISE开发,verilog语言,可综合,模拟结果正确,内含设计报告-FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language
COA_PRO
- 简单MIPS流水线指令集的verilog实现。初步实现了branch 的功能。-implement of Pipelined MIPS processor
PIPELINE
- (包含详细说明文档和简单汇编转机器码翻译器)五级流水线实现MIPS指令集(30条)含异常处理。结构采用多分支预测结构(基于历史的动态分支预测)-(Contains detailed documentation and compilation turn simple machine code translator) five pipelined MIPS instruction set (30) with exception handling. Structure using multi-bran
MIPSCPUverilog
- mips流水线CPU的实现,用的是verilog语言,描述了整个cpu的过程。存储、指令、处理等。-mips CPU Verilog
ppv2
- pipeline流水线用MIPS实现,用的是verilog。解决流水线的各种冲突。-pipeline pipeline with MIPS implementation, using verilog. Resolve conflicts pipeline.
PipelineCPU
- 一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU,含代码工程文件和相关设计说明文档,比较详细。-verilog HDL, 32 MIPS pipeline CPU
Final_final_test
- 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和寄存器会写(WB)五级,对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期,每个时钟周期的上升沿来临时,此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)