搜索资源列表
keytest
- 抗干扰很好的按键设计代码，采用状态机设计-Anti-jamming the key design good code, state machine design
chenxu
- 利用状态机设计正弦波信号发生器： //输出4位接4位的DA转换，即4位数字信号输出可直接通过DA转换为模拟信号。 -The use of state machine design is the sine wave signal generator:// output 4 connects a 4-bit DA converter, i.e. the 4-bit digital signal output can be directly through the DA converte
AD0809_MOTO
- 这是个ADC采样控制状态机设计及电机控制设计。-This is the ADC sampling control state machine design and motor control designs.
fsm101101
- 基于quartusII软件的101101有限状态机设计实例，运用VHDL语言描述-101101 quartusII software based finite state machine design examples, the use of VHDL descr iption
Chapter-5
- 5.2 16位乘法器状态机实现 5.3 交通控制灯控制设计 5.4 PCI总线目标接口状态机设计-5.2 16 5.3 multiplier state machine traffic light control design 5.4 PCI bus target interface state machine design
Finite-state-machine-design-part
- VHDL语言 有限状态机交通灯的设计 有限状态机设计部分-VHDL language finite state machine design of traffic lights finite state machine design part
FSM
- 哈工大计算机学院2014年夏季学期设计与实践 实验三 状态机设计 -FSM design from hit computer science
adc0809
- 1、用状态机设计A/D转换器ADC0809的采样控制电路，并在数码管上显示转换结果； 2、设置有复位和启动/保持开关，要求 ⑴ 复位开关用来使A/D转换器复位，并做好A/D转换准备； ⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果，即按一下启动/保持开关，启动A/D转换器开始转换，再按一下启/停开关，停止转换并保持结果。 3、采用Verilog HDL语言设计符合上述功能要求的控制电路。-1, with the state machine design A/
State-machine-design-techniques
- 状态机设计-英文-如何编写状态机-case-State machine design techniques for Verilog and VHDL
Digital-temperature--system
- 基于有限状态机设计的数字温度传感器控制系统-Digital temperature sensor control system based on finite state machine design
32-bit-division-design-In-Verilog
- 32位除法器，基于状态机设计，使用Verilog实现-32-bit division based on state machine. Using Verilog
state-machine
- 一个简单的用verilog实现的售货机状态机设计，内有word介绍设计的原理-A simple realization of a vending machine with verilog state machine design, there are design principles introduced word
finite-state-machine-design
- 单片机有限状态机的设计技术相关文章资料，状态机设计可以降低循环时间-finite state machine design technongy
Sequence-Detector
- 利用状态机设计一个序列检测器，用以检测“1101”。用btn[1]和btn[0]作为输入分别代表1和0，输入的当前数字显示在数码管最后一位，每当新输入一个数字，之前输入的数字左移一位，依次显示出最近输入的四位数字，无输入时数码管不显示任何数字。clk时钟需要分频后才可作为检测时钟（建议分频至190Hz），每当检测到序列中有“1101”出现时，led[0]点亮，即数码显示管上显示“1101”时led[0]点亮；当按下btn[2]时恢复初始状态。-The use of a state machine
数电实验——状态机
- 为自己设计一个简易机器人管家，机器人功能可自行设计。 如：早上八点，停止充电，机器人醒来；白天九点以后，如果不下雨，则开窗通风，下雨则不开窗。白天四点以后检查窗户，如果窗户是开着的，那么则把窗户关上。晚上九点以后进入充电模式。
rgy
- 交通灯设计，利用有限状态机的交通灯控制系统设计与仿真(Traffic light design)
FSM
- 有限状态机设计的基本原理、技巧和方法，适合FPGA开发的新人学习(Finite state machine design of the basic principles, techniques and methods for FPGA development of new people learning)
基于51单片机的上位机通讯系统说明书
- 本次设计就是来完成由上位机通过串口控制来实现，以发光二极管的发光状态模拟开关电路的通断，用上位机的DOS命令对其进行控制。并用LED屏显示程序的传输。(This design is completed by the host computer through serial port control. The LED switch's luminous state is used to simulate the on-off of the switch circuit, and the upper
《数字逻辑基础与Verilog设计》
- 学习FPGA的入门书籍，主要内容包括：逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路（有限状态机）、异步时序电路、测试等。《数字逻辑基础与Verilog设计》(原书第2版)内容全面，概念清楚，结合了逻辑设计最新技术的发展。(Learn the introductory books of FPGA. The main contents include logic circuit, combinational logic, arithmetic operation circuit, sto
完整版MATLAB GUI设计学习手记第二版
- 逻辑事件建模，通过状态机转移触发事件，反应逻辑关系(Logical event modeling, triggering events through state machines, reaction logic relations)