搜索资源列表
3
- 该设计使用环境是proteus，附有仿真电路，及程序（c语言），对输入的脉冲进行测量，显示出频率值，测量范围0-350khz，误差为1hz-The design environment is the use of proteus, with circuit simulation, and procedures (c language) on the measured input pulse, showing that the frequency value, measuring range 0-
77433665Multisim
- 这是软件仿真资料，是仿真数字电路跟模拟电路的好的资料。-This is a software simulation data, simulation of digital circuits are analog circuits with good information.
LED
- Protues仿真的一个数码管电路.用了ULN2003和373.只能是一个基本电路.供学习.-Protues simulation of a digital control circuit. ULN2003 and 373 used. Can only be a basic circuit. For learning.
shukongdianyayuan
- 项目名称：数控电压源,包括资源:C语言源程序，电路原理图，PCB，protues仿真。-Project Name: Numerical Control voltage source, including resources: C language source code, circuit schematics, PCB, protues simulation.
dianlufangzhen
- 电路 信号系统仿真的源码 基于multisim10.0-Signal System Simulation multisim10.0 based on the source
24
- 简单的数字时钟EDA设计，并通过电路的仿真和硬件验证，进一步了解计数器的特征和功能。-Simple digital clock EDA design, and through circuit simulation and hardware verification, and further understanding of the characteristics and functions of counters.
counter
- 利用EDA工具MAX-PlusII的VDHL输入法，输入VHDL程序，实现2位计数器，在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器；建立相应仿真波形文件，并进行波形仿真；分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the realization of two counters, in t
pll
- 是quartus2的仿真倍频电路，用于产生倍频时钟！-Is a multiplier circuit simulation quartus
qda
- 三路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器： （1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，数码管显示出抢答者的组别。同时电路处于自锁状态，使其他组的抢答器按钮不起作用。 （2）具有计分功能。在初始状态时，主持
Hardware
- 数模混合设计，提高数魔混合设计电路性能的关键以及仿真工具在数模混合电路设计中的应用-Mixed design, raise the number of magic properties of hybrid circuit design and simulation tool key Mixed Circuit Design
clock
- 用proteus仿真电子时钟电路，用汇编语言编写程序，实现proteus和keil的联调-Proteus simulation using the electronic clock circuit, with assembly language programming, to achieve the proteus and FBI keil
pci
- pci总线设计在计算机多总线结构中，PCI总线以其速度高、可靠性强、成本低及兼容性好等性能，在各种总线标准中占主导地位，而基于PCI总线标准的接口设计己成为相关项目开发中的优先选择。现阶段PCI总线设计主要采用FPGA现场可编程逻辑阵列来设计，基于FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且其先进的开发工具使整个系统的设计调试周期大大缩短，基于FPGA的PCI总线设计已经成为总线设计的最主要的设计方式。 本文提出了一种基于FPGA的PCI接口的简单设计方案，简要介绍了PCI总线的
111111111
- 道岔控制电路的软件设计是在KEILC51Windows集成开发环境Vision2中开发的，在Vision2中，可以完成从源程序编写编译、连接定位到目标文件仿真调试等全部工作。-Control circuit switch in the software design KEILC51Windows integrated development environment developed Vision2 in Vision2, you can compile from source to prepa
kuozhancunchu
- 设计一个程序，向62256的0000H～0013H存储单元里依次连续 写 入数据1到20。接着依次再从这些单元中读出这20个数，并求这20个数的累加和（结果应为D2H），将其通过P1口送出（仿真电路中的发光二极管D1～D8）。-Design a program to 62,256 of the 0000H ~ 0013H memory cell in order to write the data for 1-20. Followed by a further unit from the rea
divide6
- 采用同步设计的六分频电路，节省了系统的资源。编译仿真的结果正确-Synchronous design using the six-frequency circuits, saving system resources. Simulation results to compile correctly
deCPLDVHDLshijong
- 基于CPLD的VHDL语言数字钟（含秒表）设计 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
codewarrior
- 对飞思卡尔的开发环境CodeWarrar进行了详实的说明，并有例程，是一本对学习飞思卡尔单片机的初学者不错的教程-Of Freescale development environment CodeWarrar a detailed descr iption, and routines, learning is a Freescale MCU good tutorial for beginners
WeiFu-simulatornotes
- 伟福仿真器讲义，该讲义详细介绍了伟福仿真器的仿真头结构图，串行电路内部电路图的连接图-Wei Fu-simulator notes, the notes described in detail Fu Wai simulation simulator first structure, a serial connection circuit diagram of internal circuit, etc.
biyelunwen
- 随着计算机技术的不断发展，USB设备以其传输速度快、可热插拔、独立供电等诸多的优点被普遍采用。现在市面上的USB设备层出不穷，如U盘、MP3、移动硬盘等应用起来十分方便。 本文采用VisualC++6.0软件进行仿真，利用基于对话框的VC++应用程序完成对上位机界面的编写，可以利用VC编程实现对计算机底层硬件的操作。采用DriverStudio软件编写USB设备的驱动程序。 本文先介绍了USB通信协议及其传输方式，然后具体地给出了驱动程序开发的全过程，同时根据硬件电路设计了上位机显示
AudioAmpSim-090702
- 一个经典的Audio放大的电路， orcad原理仿真，可以直接运行，附仿真结果图。-An Audio Amp circuit, sim and result attched.