搜索资源列表
sinWave_generator_HDL_code
- 一个用硬件描述语言编写的正弦波发生器的源代码程序
CAN_controller_ip
- 一个用硬件描述语言编写CAN总线控制器的IP，可以用在NIOS II上。
uart
- 采用CPLD实现串口通信（Verilog硬件描述语言）
SystemC
- 机关报的硬件描述语言，SYSTEMC。这国内少的资料。
verilog4
- verilog硬件描述语言的经典版本（第四版）
alarm
- 1．6个数码管动态扫描显示驱动 2．按键模式选择(时\\分\\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
top
- 用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
top1
- 1．6个数码管静态显示驱动 2．按键模式选择(时\\分\\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
statemachine
- 硬件描述语言的例程，开发板上的例程，大家看看吧。
VHDL_tutor
- 硬件描述语言VHDL,对初学者很有帮助。
verilog43examples
- verilog 的43个实际用例，适合一般的学习和开发者学习和练习。对理解verilog硬件描述语言，有很大的帮助。
ICL7135
- 本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL
ofdm
- 正交频分复用的硬件描述语言实现，atera环境
verilog
- 本文是学习硬件描述语言verilog的必备经典.
1.
- 用VHDL硬件描述语言完成秒表的设计，分6个模块
uart
- M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。
uart
- 一个基于硬件描述语言的uart核 该软核灵巧方便，占用资源小 波特率可调
datacont
- 使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
vhdl4
- VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料
CPLDexperiment
- 本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进行功能仿真和时序仿真。