CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 除法

搜索资源列表

  1. Frequence-Test

    0下载:
  2. 基于FPGA的数字测频电路(307.617KHz),verilog文件。分频模块,循环移位除法模块,测频模块。- U57FA u4E8EFPGA u7684 u6570 u5B57 u6D4B u9891 u7535 u8DEF uFF08307.617KHz uFF09 uFF0Cverilog u6587 u4EF6 u3002 u5206 u9891 u6A21 u5757 uFF0C u5FAA u73AF u79FB u4F4D u9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2458
    • 提供者:毛奕陶
  1. chufaqi

    1下载:
  2. 这是一个用Verilog编写的一个除法器,可以快速的进行除法运算-This is a a divider, written in Verilog division operation can be quickly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1168797
    • 提供者:liu liushuai
  1. yunsuan

    0下载:
  2. 创建一个VI程序,完成两个数加、减、乘、除法的运算功能。 在数值输入控件中输入两个操作数A和B,运行程序计算出这两个数的加、减、乘、除法运算结果,并且显示到相应的数值显示控件中。-Create a VI program, the completion of two numbers to add, subtract, multiply, divide computing functions. Enter the numeric input controls two operands A and
  3. 所属分类:LabView

    • 发布日期:2017-12-10
    • 文件大小:115294
    • 提供者:梁生
  1. crc16

    0下载:
  2. 信息交换内容为文本文件;通信信息交换通过共享文件实现编码要求:用模 2 除法计算 CRC 码,生成多项式为 CRC-16 能在两台计算机机上运行程序,一台产生 CRC 码,另一台校验。-Clearing the contents of a text file communications exchange achieved through shared document coding requirements: CRC code calculated by modulo-2 division,
  3. 所属分类:software engineering

    • 发布日期:2017-12-11
    • 文件大小:366314
    • 提供者:易航
  1. 05

    0下载:
  2. 利用DEBUG验证乘法、除法、加法、减法、带进位加、带借位减,堆栈操作指令,串操作指令的功能。-Use DEBUG to verify multiplication, division, addition, subtraction, carry carry, band borrow, stack operation instruction, string operation instruction function.
  3. 所属分类:assembly language

    • 发布日期:2017-12-16
    • 文件大小:93184
    • 提供者:wm
  1. 5

    0下载:
  2. 超级简易的计算器程序,op为运算符,它的取值只能是+、-、*、/、 。计算除法输出小数点后两位,其他运算均输出整数-This is a simple calculator program, op is operator, its value can only be+,-,*, /, . The calculation division outputs two decimal places, and all other operations output integers
  3. 所属分类:CSharp

    • 发布日期:2017-12-15
    • 文件大小:178176
    • 提供者:吴开发
  1. 微机原理实验代码参考

    0下载:
  2. 一、对程序进行改错 多字节非压缩型BCD数除法 (96875/5=19375) 二、十进制转化为二进制 编制程序,把十进制数15786转化成二进制数(One:For a correction of program Multi byte non compression type BCD number division (96875/5=19375) Two:Decimal into binary To program a decimal number 15786 into binar
  3. 所属分类:汇编语言

    • 发布日期:2017-12-23
    • 文件大小:155648
    • 提供者:寒修末
  1. 计算器代码.xcodeproj

    0下载:
  2. 计算简单的加减,Xcode编写,不能计算乘除法(The calculation of simple addition and subtraction, multiplication and division Xcode, cannot be calculated)
  3. 所属分类:其他

    • 发布日期:2017-12-21
    • 文件大小:16384
    • 提供者:zq1098783330
  1. jisun

    0下载:
  2. 命令行参数完成俩个浮点数的四则运算 加法 减法 乘法 于除法的运算(Command line arguments complete four operations of two floating-point numbers, add, subtract, multiply, and divide operations)
  3. 所属分类:其他

    • 发布日期:2017-12-25
    • 文件大小:5120
    • 提供者:Hailey
  1. C++复数计算器源代码

    0下载:
  2. 进行简单的复数计算 如加法 减法 乘法 除法(simple complex calculator)
  3. 所属分类:

    • 发布日期:2017-12-30
    • 文件大小:5120
    • 提供者:沁园芳菲
  1. MATLAB作业

    0下载:
  2. matlab实现FFT,蝶形算法,加减法,乘除法,理论与实践相结合。(matlab finished FFTMatlab FFT, butterfly algorithm, addition and subtraction, multiplication and division, combination of theory and practice.)
  3. 所属分类:图形图象

    • 发布日期:2017-12-24
    • 文件大小:385024
    • 提供者:庸心
  1. new 1.txt

    0下载:
  2. CRC8Java 校验代码CRC校验可以简单地描述为:例如我们要发送一些数据(信息字段),为了避免一些干扰以及在接收端的对读取的数据进行判断是否接受的是真实的数据,这时我们就要加上校验数据(即CRC校验码),来判断接收的数据是否正确。在发送端,根据要传送的k位二进制码序列,以一定的规则(CRC校验有不同的规则。这个规则,在差错控制理论中称为“生成多项式”。)产生一个校验用的r位校验码(CRC码),附在原始信息后边,构成一个新的二进制码序列数共k+r位,然后发送出去。在接收端,根据信息码和CRC码
  3. 所属分类:文章/文档

    • 发布日期:2017-12-16
    • 文件大小:1024
    • 提供者:宇宙-1
  1. randtest

    0下载:
  2. 密码学教学实验工具是《密码学基础》实验教学的辅助工具软件,由DES加密算法、随机性测试、素数工具和辗转相除法四部分组成。该软件的运行平台为windows2000/2003/XP,通过执行Crypt.exe启动,包含Crypt.exe和相关库文件。(Cryptography teaching experiment tool is the auxiliary software of cryptography experiment teaching. It consists of four parts
  3. 所属分类:加密解密

    • 发布日期:2017-12-14
    • 文件大小:7583042
    • 提供者:yytam
  1. Fau

    0下载:
  2. 使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:29696
    • 提供者:文中羊
  1. 72012689vibematlab

    0下载:
  2. 在视频的目标前景提取中,背景减除法需要用到的背景图像,可用背景提取的算法-vibe算法得到(For video background extraction algorithm, -vibe algorithm)
  3. 所属分类:其他

    • 发布日期:2017-12-28
    • 文件大小:111616
    • 提供者:依言伴余
  1. Calculator-master

    0下载:
  2. java用户图形界面的计算器小程序,完成简单的算术运算、设计的计算器应用程序可以完成家法、减法、乘法、除法和取余运算。且有小数点、正负号、求倒数、退格和清零功能(a GUI calculator which is basiced on Java)
  3. 所属分类:Java编程

    • 发布日期:2017-12-28
    • 文件大小:24576
    • 提供者:Eevee
  1. 22

    0下载:
  2. Cyclic Redundancy Check循环冗余校验,是基于数据计算一组校验码,用于核对数据传输过程中是否被更改或传输错误。它是利用除法及余数的原理来作错误侦测的。(Cyclic Redundancy Check cyclic redundancy check is based on data calculation of a set of checksum code used to check whether the data transmission process has been
  3. 所属分类:其他

    • 发布日期:2017-12-26
    • 文件大小:3072
    • 提供者:111345111
  1. 三种传统背景减除法

    1下载:
  2. 使用帧差法、均值法和混合高斯模型对背景进行去除、提取前景信息。来源于2017年研究生数学建模比赛D题。(The background information is removed and the foreground information is extracted by frame difference method, mean value method and hybrid Gauss model. D graduate from the 2017 mathematical modeling
  3. 所属分类:图形图象

    • 发布日期:2017-12-24
    • 文件大小:693248
    • 提供者:Yxsong
  1. Factorial

    0下载:
  2. 高精度封装实现阶乘以及大整数加法,减法,乘法,除法(Factorial implementation of high precision packaging)
  3. 所属分类:Windows编程

    • 发布日期:2017-12-31
    • 文件大小:2048
    • 提供者:Lzy-Foenix
  1. div1_feng

    1下载:
  2. 用verilog实现除法的功能,其中可以实现整数的除法,并有小数的表示。(verilog divider function ise fpga frequency)
  3. 所属分类:文章/文档

    • 发布日期:2017-12-30
    • 文件大小:2193408
    • 提供者:瀛洲
« 1 2 ... 32 33 34 35 36 3738 39 »
搜珍网 www.dssz.com