搜索资源列表
addch1
- 用vhdl语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文-design using VHDL language part of the CPU : Adder design, Adder including multiple design! As for the English
mul6
- 用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文-design using VHDL language part of the CPU : multiplier design, Multiplier including multiple design! As for the English
xingnengtest
- 性能测试中，需要： 1、对网络传输实际数据流量的测试； 2、生成具有指定流量和类型的网络数据流； 3、CPU资源使用情况的测试； 4、存储器使用情况的测试； 以WIDOWS系统为例，说明以上各部分从技术上如何编程实现这些工具，给出详细设计文档；-performance testing, the need for : 1, the network transmission of the actual data flow testing; 2. Gen
jinchengdiaoduWenDan
- 整个设计采用java语言，利用面向对象思想。 首先，编写一个进程调度类Main_PCB，一个进程信息类PCB_block可以创建进程控制块（ PCB）表示。进程控制块可以包含如下信息：进程名、优先数、到达时间、需要运行时间、已用CPU时间、进程状态等等。 对应成员变量是pcb_Name pcb_ID int pcb_Pro PCB_Begintime() pcb_Needtime pcb_Spendtime pcb_Finishtime String pcb_Statue 成员方法是pcb_
GetProcessorID
- labview的源代码，用于获得CPU的序列号，对于软件的安全设计意义重大。实际应用如：自己设计的软件别人使用时，可采用机器序列号唯一对应的授权号，这样可以避免自己的劳动成果被别人占有-PC source code for access to the CPU serial number, software for the safety design of great significance. Practical applications such as : their design softw
dev1
- 基于TI DSP TMS320F28XX系列的cpu的开发板原理图。设计开发有用的-TMS320F28XX cpu series of the development board diagram. Design and development of useful
mlite.tar
- Plasma IP Core 你可以利用这个组件在FPGA中设计MIPS结构的CPU -Plasma IP Core You can use this component in FPGA design the structure of MIPS CPU
UCOSIIkernalschedinganalysis
- 多任务系统中，内核负责管理各个任务，或者说为每个任务分配CPU时间，并且负责任务之间的通讯。内核提供的基本服务 以使用实时内核可以大大简化应用系统的设计，是因为实时内核允许将应用分成若干个任务，由实时内核来管理它们。内核 用程序的额外负荷，代码空间增加ROM的用量，内核本身的数据结构增加了RAM的用量。但更主要的是，每个任务要有自己的 吃起内存来是相当厉害的。内核本身对CPU的占用时间一般在2到5个百分点之间。 UC/OS-II有一个精巧的内核调度算法,实时内核精小，执行效率高，
sdgshjd
- 数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... -Digital System Design This is the underlying source code, a simple C
cankaodaima
- 操作系统实验2：进程调度策略的模拟实现 1、 设计一个有 N个进程共行的进程调度程序。 2、 每个进程有一个进程控制块PCB来表示，进程控制块的格式为： 进程名 优先数 到达时间 需要运行时间 已占用CPU时间 进程状态 a) 进程优先数、需要运行时间、到达时间可以事先人为地指定，也可以随机产生，注意初始化上述数值时要尽量使进程并发执行，而不是按到达时间顺序调度。 b) 进程的运行时间以时间片为单位进行计算。 c) 进程状态分为就绪、运行、完成三
jibenmoxingjishixian
- 一、课设目的及内容 课设目的： 1． 在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本模型计算机。 2． 为其定义五条机器指令，并编写相应的微程序，具体上机调试掌握整机概念。 课设内容： 将机器指令对应的微代码正确地写入控存中；装载机器指令并进行检查；运行程序，停机后检查数据存贮单元中的结果与理论值是否一致。 通过对计算机的组织与结构的分析，综合运用所学计算机原理知识，设计并实现较为完整的计算机，即模型机。它可以完成一般计算机的最基础功能，具备1
jinchen1
- 用C语言实现进程调度－操作系统课程设计设计思想： “最高优先数优先”调度算法的基本思想是把cpu分配给就绪队列中优先数最高的进程。采用动态优先数，即优先数在创建进程时给定一个初始值，当进程获得一次cpu后其优先数就减少1。-C language scheduling process-design courses on operating system design : "Priority number of the highest priority" scheduling
V1.0.build.0006.src.guide.bin
- Lakey这是一个免费的CW练习/收/发软件，供大家共同学习研究，有需要源码的朋友可以给我发邮件或加为MSN索取。在未来，我会不断更新其功能和修正错误。之前计划2006年底前拿出的正式版本，由于个人工作和精力等原因，不得已推迟。今天发布的版本，增加了对Koch练习法的支持。但仍然是一个BETA版。 本软件的目标是设计成一个使用简便，能够尽量利用一般PC本身具有的硬件功能和性能（主要指CPU的运算和声卡的音频捕捉/播放能力），实现不用另接特殊外围接口电路，不用改/加装电键等，即可让PC具
Ice-3.1.1
- Internet Communications Engine （Ice） 针对这些使人不快的选择，ZeroC, Inc. 决定开发Internet Communications Engine，简称Ice1。其主要设计目标是： • 提供适用于异种环境的面向对象中间件平台。 • 提供一组完整的特性，支持广泛的领域中的实际的分布式应用的开发。 • 避免不必要的复杂性，使平台更易于学习和使用。 • 提供一种在网络带宽、内存使用和CPU
dsp_TMSC320c30
- 在本设计中，我们利用模块化设计方法研制成功一个由超大规模集成电路 组成的高速数字信号处理系统，该系统以TMS320C30为CPU, TMS320C30的突出 的优点是:能进行浮点运算和60ns的指令周期，所以能更有效的完成各种处理 算法，该系统可以将高速采集的数据经过处理存入PC机，同时也可将数据输出。 该系统具有如下功能: 1、高速数据运算能力TMS320C30指令周期为60ns，每秒执行3300 万次浮点运算，具有单周期双数据读取能力，保证了高速数据处理.
MSP430CPU
- cpu卡的介绍。对开始接触CPU卡并打算做这方面设计的人有帮助
My_OS_SEM
- Point RTOS 主要是一个针对小系统开发而设计的实时操作系统。 目前，Point RTOS 仅提供对51系列及其扩展系统单片机的支持， 针对51内核函数不能重入以及51单片机的内存空间管理方式等因素， RTOS放弃了抢先式内核的调度，而使用了时间片的调度方式，除非任务主动放弃， 否则任务将独占CPU一直运行，因而任务中必须完成对本次操作的时间片设置，即等时间的设置。
MSP430_nRF905
- MSP430把nRF905的“TRX_CE”引脚置为高电平，“TX_CE引脚拉为低电平后就刻蚀结社数据，本设计中CPU在设定的35s内一直判断Nrf9051“DR”引脚是否便变高个，若为高则证明接收到了有效数据，可以退出接收模式，弱一致没有接受2到，待时间到时也退出接接受是模块，退出后在待机模块，CPU通过SPI总线把NRF905内部的接收数据寄存器中数据读出，即接收道德有效数据。 便携接受部分程序时，有一点应该注意，很多资料中都没有提到，就是CPU在MOSI信号线上发出读命令字节后
8051core
- 基于vhdl的51内核的程序设计，可以进行编译，稍微修改就可以成为自己订制的软cpu.
djf
- CPU多级反馈队列_模拟--大三下学期操作系统课程设计 /* 作为自己写的第一个比较长的程序，他的效果也只能算刚刚合我的意思， 他尚且有更多的显示功能可以表现出来，关于这一点可以从自己定义的数据结构上看出。 因为，还有几个数据项还没有用到，如果日后有时间一定升级此程序。让他把更多的运行细节显示出来。 程序写自2005.5.1下午至5.11凌晨四点，这些在程序的修改记录里可以看的到。