搜索资源列表
ganglia-3.6.0.tar
- Ganglia是UC Berkeley发起的一个开源集群监视项目，设计用于测量数以千计的节点。Ganglia的核心包含gmond、gmetad以及一个Web前端。主要是用来监控系统性能，如：cpu 、mem、硬盘利用率， I/O负载、网络流量情况等，通过曲线很容易见到每个节点的工作状态，对合理调整、分配系统资源，提高系统整体性能起到重要作用。-Ganglia is a UC Berkeley launched an open source cluster monitoring project,
RF_technology
- NFC MIFARE FELICA S50 S70 P2P ID卡 动物标签 18092 14443 技术详细介绍 (1)——概念、分类 (2)——国际标准 (3)——能量、调制 (4)——数据编码 (5)——防冲突 (6)——通讯协议概述 (7)——ID卡 (8)——动物标签 (9)——动物标签HDX (10)——识别号的格式变化 (11)——Mifare系列卡的共性 (12)——三次相互认证 (13)——Mifare S50与Mifare
ECOP-13349069-03
- verilog语言实单周期cpu的设计，已经用ise测试、仿真通过。-verilog single cpu
VHDLCode_8bitCPU
- 这是计算机组成原理的课程设计，将16位CPU改造成8位流水线CPU，AHDL语言，这是改造完成的源代码。-This is a computer composition principle of curriculum design, the 16-bit CPU transformed into eight pipeline CPU, AHDL language, which is the transformation was complete source code.
cpu_1
- 用verilog设计五级CPU的框架，需要自己另行补充指令，可作为学生作业和训练内容-Five CPU with verilog design framework, needs its own separate supplemental instruction can be used as student assignments and training content
SNMPApp
- 用snmp协议制作的网络管理程序可实现CPU 内存 硬盘空间 以及运行程序监控的代码 可作为毕业设计的参考 使用了开源类库snmpsharpnet-Snmp agreement made with the network management program can be realized CPU memory disk space and run the program code can be used as a reference monitor graduation design uses
0_01_12g
- 时间触发嵌入式系统设计，例程是释放CPU的LED程序-Time-triggered embedded system design, the routine is to release the CPU LED program
data_inout_port
- FPGA的I/O接口方向控制的设计，主要应用于与DSP/CPU等接口。-FPGA s I/O interface design direction control, mainly used in the DSP/CPU and other interfaces.
ucgui324
- UCGUI是一种嵌入式应用中的图形支持系统。它设计用于为任何使用LCD图形显示的应用提供高效的独立于处理器及LCD控制器的图形用户接口，它适用单任务或是多任务系统环境， 并适用于任意LCD控制器和CPU下任何尺寸的真实显示或虚拟显示。它的设计架构是模块化的，由不同的模块中的不同层组成，由一个LCD驱动层来包含所有对LCD的具体图形操作。 UCGUI可以在任何的CPU上运行，因为它是100 的标准C代码编写的。UCGUI能够适应大多数的使用黑白或彩色LCD的应用，它提供非常好的允许处理灰度的颜色管
test
- 物理运算引擎是一个可伸缩的多平台游戏物理解决方案支持范围广泛的设备,从智能手机到高端多核cpu。而物理运算引擎SDK设计主要是为游戏开发者,也被研究人员,教育工作者,和模拟应用程序的开发人员需要实时性能和健壮的行为。特性包括离散和连续碰撞检测、形状和raycasting清洁工,解决刚体动力学、流体、和粒子,以及车辆和角色控制器。-PhysX is a scalable multi-platform game physics solution supporting a wide range of
openfire_core_latest.tar
- openfire实现 microblaze机构的cpu代码,RISC CPU 的Verilog 设计源码，可综合。内含详细的设计文挡-openfire complete microblaze architecture cpu,RISC CPU Verilog sourcecode and documents
test3
- dsp 实验设计 LED与CPU定时中断-dsp program desgin and CPU timer
CU
- cpu的cu模块，东南大学信息科学与工程学院coa课程设计-cu module of cpu
MAR
- cpu的mar模块，东南大学信息科学与工程学院coa课程设计 -mar module of cpu
MBR
- cpu的mbr模块，东南大学信息科学与工程学院coa课程设计 -mbr module of cpu
Heart-rate-signal-acquisition
- 介绍了一种基于SoC的简单心率测量方法。整体系统设计包括模拟电路模块和C51 CPU核。其中CPU核是数字处理部分，用来处理心率信号和其它应用的输出信号。经过模拟电路模块，心率信号被转换成脉冲信号，然后把脉冲信号作为心率估算的输入信号进行计算。整个系统工作在一片芯片上。-It describes a simple method of measuring heart rate-based SoC. Overall system design includes analog circuit mod
RISC_CPU_matlab
- RISC处理器的matlab代码，里面每个模块划分都很细致，是 FPGA设计RISC处理器的重要参考-RISC CPU DESIGN
Linux_Qt_PWM
- 本设计是基于嵌入式技术作为主处理器的AD采集与电机控制系统，利用S3C2410 ARM微处理器作为主控CPU，辅以LINUX操作系统和Qt界面系统，实现了智能化的将AD采集的数据通过Qt界面形式展现出来，同时根据AD值的不同改变PWM的参数值，从而控制电机的方向和转速等功能，并讨论了如何提高系统的速度、可靠性和可扩展性。-This design is based on embedded technology as the main processor s AD acquisition and m
code
- 一个根据cpu序列号、磁盘序列号设计软件注册程序-A software registration process based on CPU sequence number and disk serial number
graduation
- 多路温度巡检仪采用ctrtex-M3内核的微处理器stm32为主控制器，配合数字式温度传感器、NRF24L01无线模块、液晶显示屏、LED 、及按键等组成。DS18B20温度传感器采用单总线技术实现和stm32的通信。采用NRF24L01无线传输将设备一采集到的温度信息传递给设备二。设备二的CPU将接收到的温度信息与设定的报警温度进行比较，如果大于设定的报警温度则亮对应的LED灯，并温度信息显示到TFTLCD屏上实现人机交互信息传递。按键的作用是设定设备一和设备二：如果 KEY1键按下，设置该