CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - DDS FPGA

搜索资源列表

  1. DDS-FM-FPGA

    0下载:
  2. DDS介绍,FM信号发生器的设计!基于DDS技术的FM信号发生器的设计及其FPGA实现-DDS introduced, FM Signal Generator! FM signal based on DDS technology and FPGA Implementation Generator
  3. 所属分类:Project Design

    • 发布日期:2017-03-26
    • 文件大小:356572
    • 提供者:雨夜里
  1. DDS

    0下载:
  2. 基于fpga技术,采用DDS原理产生3MHZ的正弦波。 -Produced with the DDS sine wave 3MHZ.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:664
    • 提供者:王伟
  1. sin

    0下载:
  2. sin正弦波的产生 DDS FPGA VHDL语言-sin sine wave generation DDS FPGA VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-09
    • 文件大小:1732025
    • 提供者:王盛力
  1. sin5

    0下载:
  2. DDS FPGA 正弦波 VHDL语言-DDS FPGA 正弦波 VHDL语言
  3. 所属分类:Browser Plugins

    • 发布日期:2017-03-27
    • 文件大小:132909
    • 提供者:王盛力
  1. sin7

    0下载:
  2. DDS FPGA 正弦波 VHDL语言-DDS FPGA 正弦波 VHDL语言
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-04-04
    • 文件大小:585901
    • 提供者:王盛力
  1. dds

    0下载:
  2. 基于FPGA的DDS波形信号发生器,功能强大,代码规范,值得学习-FPGA-based DDS waveform signal generator, powerful, code specifications, it is worth learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2561345
    • 提供者:Andy Lao
  1. DDS_Set

    0下载:
  2. AD9852,DDS芯片接收数据逻辑。(Verilog语言)-AD9852, DDS chips receive data logic. (Verilog language)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1440
    • 提供者:zhangwei
  1. dds

    1下载:
  2. 本设计使用8051单片机ip核,并用VHDL语言设计DDS的各功能模块,利用顶层设计的思想组合成DDS(直接数字频率综合)函数信号发生器,并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中(FPGA),实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2347
    • 提供者:kelas
  1. dds

    0下载:
  2. MSP430控制FPGA实现DDS的程序!-FPGA realization of DDS MSP430 control procedures!
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:42024
    • 提供者:甘旭东
  1. DDS

    0下载:
  2. 在FPGA中实现频率源的设计,使用硬件描述语言加以实现。-design DDS with verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:125947
    • 提供者:lin
  1. DDS

    0下载:
  2. 本代码在fpga中实现了dds,程序有三个按键:一个控制产生的波形(正弦波或方波),另两个控制频率增加或降低。程序附有注释,并在signaltap中仿真成功。-The code is implemented in fpga a dds, program has three buttons: a control generated waveform (sine or square wave), the other two control the frequency increase or decr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2167399
    • 提供者:郝强
  1. ddsVHDL

    0下载:
  2. fpga设计dds实现调频 调相 调占空比 并用modelsim仿真成功-dds fpga vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6511487
    • 提供者:cc
  1. mcu-fpga

    1下载:
  2. 目录 FPGA & MCU 开发板介绍 实验1 QuartusII 软件应用 实验2 Keil C51 应用 实验3 字符型LCD YM1602 的应用 实验4 带字库的中文LCD YM12864 的应用 实验5 时钟芯片DS1302 的应用 实验6 I2C 总线器件AT24C64 的应用 实验7 数字温度传感器的应用 实验8 行列式键盘 实验9 硬件电子琴的设计 实验10 AD 与DA 的使用 实验11 简易DDS 信号源设计 实验12 用模
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-02
    • 文件大小:1640448
    • 提供者:lyy
  1. dfefe.doc

    0下载:
  2. 该高频正弦信号发生器基于直接数字频率合成(DDS)和数字锁相环技术(DPLL),以微控制器(MCU)和现场可编程逻辑门阵列(FPGA)为核心,辅以必要的外围电路设计而成。系统主要由正弦信号发生、红外遥控、高速模数(A/D)-数模(D/A)转换、信号调制和后级处理等模块组成。-The high-frequency sinusoidal signal generator based on Direct Digital Synthesis (DDS) and digital PLL (DPLL), a
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:244018
    • 提供者:henry
  1. dds--FPGA

    0下载:
  2. 基于fpga的dds实现,对应东南大学的ESD试验箱-fpga dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:375702
    • 提供者:郑奎
  1. DDS

    0下载:
  2. 毕业设计,基于FPGA的DDS设计与实现模块-FPGA DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2440597
    • 提供者:钟志强
  1. DDS

    0下载:
  2. 基于FPGA的DDS直接信号合成器,基于Altera CYcloneII系列-DDS direct FPGA-based signal synthesis, based on Altera CYcloneII Series
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:948862
    • 提供者:郭强
  1. DDS

    0下载:
  2. 关于用FPGA制作的DDS源代码。用的是verilog语言,用的是xlinx的软件-Produced with the DDS on FPGA source code. Using verilog language, using xlinx software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4672
    • 提供者:张君
  1. DDS-in-Verilog

    0下载:
  2. Verilog编写基于FPGA的DDS实现,内含源代码,希望对大家有所帮助。-DDS in Verilog FPGA-based implementation, including source code, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:464658
    • 提供者:haby
  1. DDS

    0下载:
  2. verilog编写,使用fpga中dds手法,可以输出任意波形的发生信号。-verilog write, use the dds fpga way, you can output an arbitrary waveform signal occurs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:507229
    • 提供者:李俊
« 1 2 3 45 6 7 8 9 10 ... 23 »
搜珍网 www.dssz.com