搜索资源列表
Syn_FIFO
- 一个可综合的同步FIFO的verilog源代码
s_fifo
- 一个verilog语言描写的同步fifo,包括:Fifo using declared registers for storage和Fifo using (model of) standard memory chip for storage.两种方式,包含testbench
good20FIFO1_1156903973
- 设计FIFO,使用VERILOG的一篇文章
tx
- 自己编写的串口UART发送的Verilog模块。与FIFO连接，可以实现自动连续发送。
afifo
- 异步fifo的verilog程序，含有测试平台
generic_fifos.tar
- Generic FIFO, writen in verilog hdl
async_fifo2_corrected
- FIFO的部分verilog代码，其余部分我会陆续上传，
verilog_fifo
- verilog fifo
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器，word格式
16550
- UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
416fifosource
- FIFO电路Verilog实现
37724082FIFO
- 基于Verilog HDL的异步FIFO设计与实现
asynchoronization_FIFO_design
- 《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
asyn_FIFOrealizedbyVerilogHDL
- 一个异步FIFO的verilog实现论文
hdl
- 用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制
68013FIFOIN
- Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
FIFO_Example2
- 用Verilog语言写的FPGA FIFO，仅供参考。
myfifo110
- fifo 将pc机的数据发送到fifo中 然后读出来 通过按键控制它的读和写 verilog语言编写
c22_FIFO.rar
- 精通verilog HDL语言编程源码之8——异步FIFO设计,Proficient in language programming verilog HDL source of 8- Asynchronous FIFO Design
yibu_FIFO_design
- 异步FIFO实例，精通verilog hdl中的例子，供大家学习-Asynchronous FIFO instance, in the example verilog hdl proficiency for all learning