搜索资源列表
uart
- 基于FPGA的UART程序设计,VERILOG HDL语言编写,可实现串口通信,波特率为115200。已通过串口调试助手验证。-FPGA-based UART program design, VERILOG HDL language, enabling serial communication baud rate to 115200. Has been verified through the serial debugging assistant.
MPPT-source-code-based-on-FPGA
- 用Verilog Hdl语言实现的光伏系统最大功率跟踪的源代码,内包含程序解释说明。-Use Verilog Hdl language implementation of photovoltaic maximum power tracking system source code, contained within the program descr iption .
stopwatch
- FPGA程序,verilog HDL语言编写的秒表程序,使用quartus II 13.0 开发,初学verilog HDL的同学可以参考下-FPGA procedures, verilog HDL language stopwatch program, developed using quartus II 13.0, verilog HDL beginner students can refer
FPGA_Uart
- FPGA程序,verilog HDL语言编写,包含AD转换和串口发送程序,由于AD芯片种类繁多时序迥异,故主要参考串口发送程序。本程序使用quartus ii 13.0 编写。-FPGA procedures, verilog HDL language, includes an AD converter and serial transmission program, since a wide range of AD chip timing are different, so the main
FPGA_cymometer
- FPGA程序,verilog HDL语言编写,提供了一种频率计的实现方式,开发环境为Quartus ii 13.0,初学verilog HDL语言的同学可以参考下-FPGA procedures, verilog HDL language, provides a way to achieve a frequency meter, development environment for Quartus ii 13.0, beginner verilog HDL language students
Pro3_chessmove
- 用Verilog HDL语言实现在FPGA上编码,在显示器上显示一个16*9的棋盘格,棋盘格可以移动的,每秒左移一个像素。-Implementation of coding in FPGA using Verilog HDL language, display chessboard a 16*9 on the display, checkerboard can move, the left one pixel per second.
sobel
- 在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过-In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment
KEY_LED_FPGA_VerilogHDL
- FPGA按键与LED,Verilog HDL代码-FPGA buttons and LED, Verilog HDL code
LCD1602_FPGA_VerilogHDL
- FPGA LCD1602显示,Verilog HDL代码-FPGA LCD1602 display, Verilog HDL code
LCD12864_FPGA_VerilogHDL
- FPGA LCD12864,Verilog HDL代码-FPGA LCD12864, Verilog HDL code
UART_FPGA_VerilogHDL
- FPGA RS232串口通信,Verilog HDL代码-FPGA RS232 serial communication, Verilog HDL code
my_i2c
- 基于FPGA的i2c通信,使用Verilog hdl实现,带有功能说明文档、ise工程、modelsim仿真工程-i2c communication based FPGA using Verilog hdl implementation, with the function documentation, ise project, modelsim simulation project
source
- FPGA串口,verilog HDL串口收发程序-FPGA serial, verilog HDL serial transceiver procedures
verilog
- 本文档设计了1光栅位移传感器信号的接收、光栅位移传感器信号的整形及电平转换电路设计,用Verilog HDL描述了锁相倍频细分和零位信号处理电路。利用FPGA实现光栅位移系统与上位机接口的电路原理框图-This document designed a grating displacement sensor signal reception, grating displacement sensor signal shaping and level conversion circuit design
lan91c111
- MAC芯片LAN91C111驱动源码,quartus开发环境,Verilog HDL开发语言。自己编写调试通过。对FPGA控制MAC开发者非常有用。-MAC chip LAN91C111 driver source code, quartus development environment, Verilog HDL development language. Write debugging through their own. Very useful for FPGA control MAC d
HDB3
- 针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的Verilog HDL语言,实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块,最终能在FPGA实现。-For digital baseband transmission system HDB3 signal characteristics, based on FPGA Verilog HDL language, designed to achieve HDB3 encoder digital baseband si
Verilog_HDL教程
- verilog HDL入门语法资料,适合FPGA初学者的一本电子书。(Verilog HDL Introductory Grammar data)
fdiv0_256_14
- 利用Verilog HDL制作一个数控频率计,0~256可控(Use Verilog HDL to make a CNC frequency meter, 0~256 controllable)
至简设计法--VGA_显示矩形
- 至简设计法--VGA显示矩形 工程说明 本工程VGA显示要求:在显示屏边缘上显示一个红色边框(边框宽为20像素),在屏幕的中央显示一个绿色矩形(矩形长为150像素,高为100像素)。 案例补充说明 本设计的VGA图像显示是基于FPGA实现的,采用了Verilog HDL语言编写,再加上有明德扬的至简设计法作为技术支撑,可使程序代码简洁且执行效率高。(the minimalist design, --VGA shows rectangles Engineering descr iption
至简设计法--按键消抖
- 按键消抖 工程说明 在系统设计中,消除按键抖动的方法五花八门,无论是硬件电路和软件设计都十分成熟。在本项目中,我们将用Verilog语言给出具体实现过程,设计一个程序来检查键值,有效滤除按键抖动区间20 ms的毛刺脉冲。 案例补充说明 在本案例中,我们使用Verilog HDL语言对按键消抖进行了设计,在这个过程中,我们可以了解到不同触发器有不同的工作原理和约束条件,即便是简单的一个按键功能,也有不可忽视的抖动过滤程序,这些都是在以后的设计工作中需要注意的。(Keystroke ditheri