搜索资源列表
digital_system_CAD_lab_direction
- 数字系统CAD 开发平台实验部分共有6 个实验,内容覆盖了ISE 的设计使用、片内逻 辑分析仪ChipScope 的使用、设计仿真工具Modelsim 的使用、以及嵌入式系统设计工具EDK的使用等内容。在每个实验的说明中分别介绍它们的使用。 包括: 实验一、7 段数码管显示简单的时钟 实验二、设计串口与计算机通信 实验三、A/D 采样模块设计 实验四、使用DAC7634 设计频率发生器 实验五、频率发生器的设计与仿真 实验六、应用嵌入式系统设计基本的串口收发程序
Modelsimhelp
- Modelsim 5.6 se 简易使用教程
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1; Altera 公司出品的 Quartus II 4.2;Mentor Graphics 公司出品的 ModelSim
paobiao
- 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.tbw,在Process View中双击“Simulation
Altera Modesim破解版的LICENCE
- Altera Modesim破解版的LICENCE. 下载解压后: 1.直接运行mentorkg.exe(生成的license.txt拷贝到D:\altera\80\modelsim_ae\下或者mentorkg.exe拷贝到此目录下运行). 2.设置环境变量lm_license_file="D:\altera\80\modelsim_ae\license.txt" 3.搞定,Altera Modesim cracked version of the LICENCE.
sim.rar
- 通用的循环码编码器和(7,4)循环码译码器。采用VERILOG HDL编写,通过硬件验证。需使用modelsim 5.6仿真,Common cyclic code encoder and (7,4) cyclic code decoder. VERILOG HDL preparation used by the hardware verification. Need to use simulation modelsim 5.6
ModelSim.SE.6.6b.Keygen
- 1- Run MakeLic.bat file. 2- Copy licensefile.dat to a suitable place. 3- Define a user environment variable and name it LM_LICENSE_FILE . It must point to your license file. 4- Have fun )-1- Run MakeLic.bat file. 2- Copy licensefile.dat to
verilog1
- 用verilog语言编写的6分频分频计数器。分频后用来控制蜂鸣器响,也可以修改代码做成更高分频的计数器。压缩包内也包含此分频器的modelsim仿真文件-Verilog language with 6 frequency divider counter. Frequency and used to control the buzzer sound, you can modify the code to make a higher frequency counter. Compressed pac
crack-81
- 最新QuartusII8.1的补丁,安装它的破解器,可以获得长期使用权-QuartusII8.1 the latest patch, install it to break, and access to long-term use rights
ModelsimUserGuide
- Modelsim使用教程,是SE5.3的版本的说明,有点老,不过同现在的6.2b相比,界面都差不多。-ModelSim Tutorial is SE5.3 version of that little old, but with 6.2b now compared to the interface are similar.
Design_of_Traffic_Light_Controller_Based_on_VHDL.r
- :传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制 器设计的一般思路和方法。选择XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0开发工具进行了程序的编译和功能仿真。最后给出了交通灯控制器的部分VHDL源程序和仿真结果,仿 真结果表明该系统的设计方案正确。-Traffic light controller is usually developed bymicro p rocesso
song
- 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 梁祝乐曲演奏电路-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Butterfly music concert circuit
naozhongsheji
- 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 闹钟设计-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Alarm Clock Design
honhludeng
- 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 用VHDL语言仿真交通灯-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Using VHDL language simulation of traffic lights
CPU
- verilog 实现的CPU,用Modelsim SE 6.2b 创建的工程,包含测试文件。- CPU of verilog implementation
cordic_atan
- 用verilog语言实现计算反正切函数,在软件无线电中解调PM/FM中使用的尤为频繁。上传的压缩包是modelsim工程,基于6.5c,里边包含一个完整的PM波产生以及解调过程的matlab文件仿真,并取其中间的I和Q支路做为verilog文件的输入,并将其借条输出与MATLAB实际解调输出作比较。 鉴相器的设计基于CORDIC算法,其精度取决于迭代的深度。由于工程实际运用只需要解调出atan值,并不需要绝对的值,所以并没有给予加权,需要的同学可以自己加上。-Calculated usin
Verilog1C21B21A4_1237797332
- Verilog HDL Introduction 1.1 Verilog HDL Introduction 1.2 The basic concept of using the Verilog 1.3 Verilog HDL design concept of modular and hierarchical 1.4 Gate-level design module 1.5 data processing module design 1.6 Behavior Model
easy_to_modelsim
- 这里包含6个modelsim的学习资料,包括了经典教程、答疑和分别针对VHDL、Verilog语言的仿真例程。-This contains six modelsim of learning materials, including the classic tutorial, tutorials, and were aimed at VHDL, Verilog simulation language routines.
32Kfft
- 32KFFT例程,适用于Quartus II 5.0 or later。- This design example requires the following software package: o Quartus II 5.0 or later o FFT MegaCore v2.1.3 o ModelSim version 6.0 or later
Modelsim_6.5_SE
- Modelsim_6.5_SE的安装方法,描述的非常详细,十分轻松的安装好!-Modelsim_6.5_SE installation method, described in great detail, very easy to install!