搜索资源列表
allidt_20020616.tar
- idt的双口ram的读写接口程序,verilog 代码,并且有测试文档-Employing a dual-port ram reader interface program, Verilog code, and a test document
DDS_Power
- FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波,方波,三角波,斜波,以及四种波形的任意两种的叠加,以及四种波形的叠加;通过控制频率控制字C的大小,以控制输出波形频率,实现1Hz的微调;通过地址变换实现波形相位256级可调;通过DAC0832使波形幅值256级可调;通过FPGA内部RAM实现波形存储回放;并实现了每秒100HZ扫频。-FPGA on the verilog language programming. Lookup table thr
ReadHexFile
- 将16进制文件转换成RAM可读的文件,verilog语言编写-229 to 16 documents into RAM readable document, verilog language
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示,采用Verilog HDL语言编写,并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序,值得一看。
dul_ram(yk)
- 关于双口RAM的Verilog HDL源码
verilog_YUYAN
- verilog语言写的同步双端口设计文件!!!是一个不错的双口RAM的设计文件!
the_ram_of_fPga
- 基于FPGA的SDRM设计,VERILOG语言写的同步双端口设计文件!!!是一个不错的双口RAM的设计文件!
an_dcfifo_top_restored
- alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。
dual_RAM.rar
- actel fusion startkit FPGA开发板试验例程,可实现2k8的双口ram,实现数据存储,缓冲。包含verilog HDL 语言源码,actel fusion startkit FPGA development board test routines, can be realized 2k8' s dual-port ram, achieving data storage, buffer. Language source code contains the verilog
RAM-verilog
- 非常 好的资料,希望大家都能喜欢, 谢谢大家的支持-Very, very good information, I hope people will like it, thank you for your support
RAM
- 通过使用fpga,verilog语言来实现RAM的读写功能。-for ram reading and writing
verilog
- verilog 常用模块,包含设计模块和测试模块,如有ram, lifo等-verilog useful blocks
RAM
- Nios ii双口ram,用于MCU通过nios ii进行双口ram通信,verilog格式.-Nios II dual port RAM, for MCU dual port RAM communication, through the Nios II Verilog format.
RAM
- 用verilog实现了IP核的使用,例化了一个RAM,用来进行读写操作,另外还编写了斐波那契数列来进行测试。-Using verilog to achieve the use of IP core, the instantiation of a RAM, used to read and write operations, in addition to the preparation of the Fibonacci sequence for testing.
fpga
- pid算法控制电机运动,实现fpga与dsp的双口RAM通信(PID algorithm to control motor movement, the realization of FPGA and DSP dual port RAM communication)
pudn
- Encoders, decoders and RAM Model
各种基础module打包下载全集
- 例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
ARM_SOC
- ARM最小系统,vivado或ISE综合后下载至FPGA板子上可以做ARM用,包含连接在AHB总线上的RAM和ROM,ARM内核引出JTAG接口,可以连接调试器用keil-MDK进行调试!(ARM minimum system, vivado or ISE integrated download to the FPGA board can be used as ARM, including the RAM and ROM connected to the AHB bus, the ARM ker
实验九 计算机核心(CPU+RAM)的设计与实现
- 计算机组成原理的CPU实验,基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
Verilog实例代码
- 一些verilog模块的代码与tb,常见的同步异步FIFO,RAM和适合新手学习