搜索资源列表
rs-codec-8-16
- 这是一个rs译码器的verilog程序运行于quatus-This is a rs decoder running on Verilog quatus
rs-codec(255-223)
- 这是rs(255,223)编码的verilog源程序。里面有:encode、decode、test-bench等文件。-This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.
rs-codec-8-4
- encode.v The encoder syndrome.v Syndrome generator in decoder berlekamp.v Berlekamp algorithm in decoder chien-search.v Chien search and Forney algorithm in decoder decode.v The top module of the decoder inverse.v Computes multiplic
rs
- RS编码,verilog编写,可以自定义多项式,(255,233)和(204,188)均可。
RS encoder(Verilog)
- RS编码的源代码使用Verilog在Xinloinx平台-RS coding using the source code in Verilog Xinloinx platform
RS(204_188)decoder
- <Verilog HDL 语言编程》 RS(204,188)译码器的设计
实用verilog代码(乘法器,触发器,FIFO等)
- 本文件包含一些实用verilog程序代码,包括乘法器,除法器,伽罗瓦域乘法器,CORDIC数字计算机的设计,异步FIFO设计,伪随机序列应用设计,RS(204,188)译码器的设计,都是可综合的。对研究这部分的朋友有一定的帮助。
Verilog HDL 语言编程 RS(204,188)译码器的设计
- Verilog HDL 语言编程 RS(204,188)译码器的设计源码
encode RS(255,239)编码
- Verilog HDL代码,RS(255,239)编码,未采用弱对偶基-Verilog HDL code, RS(255,239)encoder, without weak-dual base
RSdecoder.rar
- cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
c23_RS_decoder
- 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
Verilog_PS2_RS232
- 实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上,并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -The realization of PS/2 interface with RS-232 data interface, PS/2 keyboard to press the button, through RS-232 automatic transmissi
rs_encode
- 这是用verilog编写的RS(204,188)代码,适用于数字电视的BCH编码过程。-This is the verilog prepared using RS (204,188) code, the application of digital television in the course of the BCH code.
RSverilog
- RS译码主要模块的verilog代码,很有用也很实用的,需要的一定要看哦-RS decoding main modules of the verilog code, very useful and very useful, and we need to look at Oh sure
c_FPGA
- RS232设计,硬件测试通过,VERILOG实现的,比较好的哦-RS232 design, hardware test, VERILOG realized, oh good
bch
- Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
RS_255_223_ENCODER
- 实现RS(255,223)编码,采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
RS-232C_UART
- 基于Verilog的RS-232C(UART)接口的设计与实现 -Based on Verilog' s RS-232C (UART) interface, Design and Implementation
fec_enc
- 实现RS(255,239)的编码器,语言为Verilog。-Implementation RS (255,239) encoder, language is Verilog.