CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - UART_test

搜索资源列表

  1. UART_TEST

    0下载:
  2. this is FPGA Verilog project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3471360
    • 提供者:TaeKiHong
  1. uart_test.tar

    0下载:
  2. 代码提供了操作串口的接口函数,尽管未对常用串口操作参数如波特率、数据位长度、停止位长度和数据校验方式进行参数化,但是为串口操作带来了很大的便利。-we provide uart operation function interface, it brings great convenience for linux uart developers although it need baudrate, databits, stopbits and checkmode parameterization.
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-15
    • 文件大小:7057
    • 提供者:liushaofang
  1. uart_test

    0下载:
  2. 基于LINUX系统下串口总线 通信测试编程-LINUX serial bus communication system under test programming
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-15
    • 文件大小:5668
    • 提供者:zhaowenjie
  1. UART_test

    0下载:
  2. stm32 串口代码,能发送和接收,是学习串口的好资料。-stm32 serial code, can send and receive, is good for learning.
  3. 所属分类:SCM

    • 发布日期:2017-05-18
    • 文件大小:4859220
    • 提供者:daluzhou
  1. uart_test

    0下载:
  2. uart vhd test file for xilinx
  3. 所属分类:Other systems

    • 发布日期:2017-04-14
    • 文件大小:3060
    • 提供者:omid
  1. uart_test

    0下载:
  2. altra fpga nios 开发uart工程-UART IP and test on nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13714298
    • 提供者:wangxin
  1. UART_TEST

    0下载:
  2. wince5.0在工控机上开发的以串口控制为基础的控制程序。-The control program based on serial port control is developed by WINCE5.0 in industrial computer.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-14
    • 文件大小:9439232
    • 提供者:klh
  1. uart_test

    0下载:
  2. 基于FPGA 的sparten-6 AX-309片内串口uart通信例子(FPGA sparten-6 AX-309 uart connection example)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:386048
    • 提供者:小也先生
  1. UART_TEST

    0下载:
  2. 通过设置串口的波特率、起始位、检验位等参数,进行FPGA的串口通讯(By setting the baud rate, the starting bit, the test bit and other parameters of the serial port, the serial communication of FPGA is carried out)
  3. 所属分类:通讯编程

    • 发布日期:2017-12-21
    • 文件大小:359424
    • 提供者:老虎szjwl
  1. uart_test

    0下载:
  2. 描述了利用spatran6系列的FPGA,进行串行异步通信的uart串口实现代码(Describes the use of spatran6 series of FPGA, serial asynchronous communication uart serial port to achieve the code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:360448
    • 提供者:cy白菜
  1. uart_test

    0下载:
  2. 关于uart的串口通信代码 亲测可用 可供学习使用(Serial communication on the UART code, pro test can be used for learning to use)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:232448
    • 提供者:AYEA
  1. uart_test

    0下载:
  2. verilog实现UART收发功能,硬件平台为spartan 6,软件平台为ise14.7(verilog implement UART rx and tx function)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:358400
    • 提供者:雨珂
  1. uart_test

    0下载:
  2. verilog写的串口发送机,虽然简单,但是注释写的比较清楚,适合新学习FPGA的同学作参考(Serial transmitter written in Verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:3135488
    • 提供者:ppp鹏鹏鹏
  1. uart_test

    0下载:
  2. 收发端都采用2M波特率发送串口数据,通过PIN口直接输入输出串口数据,目的是为了跟外围高速器件完成高速的串口数据的收发,普通USB转串口的都只能支持不到1M的波特率,内部采用乒乓FIFO进行时钟域切换以及缓存(The transmitter and receiver are used 2M baud rate serial data transmission, directly through the PIN port serial input and output data, the purp
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:16316416
    • 提供者:marktuwen
  1. uart_test

    0下载:
  2. 基于codewarior的串口调试通讯,可运行。(Serial debugging communication based on codewarior, can run.)
  3. 所属分类:其他

  1. uart_test

    0下载:
  2. 通过FPGA,实现串口传输数据,并且可以支持多种不同的波特率,用EP4CE22F17芯片实现。(Through the FPGA, serial transmission data, and can support a variety of baud rates, using EP4CE22F17 chip implementation.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:2048
    • 提供者:y1a2n3g4
  1. uart_test

    0下载:
  2. 用verilog实现的一款232协议的源码,支持光纤传输,IO通道传输等等传输方式。(Verilog implementation of a 232 protocol source code, support fiber transmission, IO channel transmission and so on transmission.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:1250304
    • 提供者:GRWEIZ
  1. uart_test

    0下载:
  2. 基于FPGA的串口设计,入门资料 经典(Serial port design based on FPGA, introductory information)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-18
    • 文件大小:359424
    • 提供者:konan007
« 1 2 3 4 5»
搜珍网 www.dssz.com