搜索资源列表
codeofvhdl2006
- 【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
add_multi
- 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
VHDL_Development_Board_Sources
- 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
and1
- 用VHDL语言编写的三位二进制的乘法器,其原理是每位相乘后再错位相加-using VHDL prepared by the three binary multipliers, the principle is that each subsequent dislocation multiplication sum
Verilog_Development_Board_Sources
- 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
4mult
- 可用的4位乘法器,用VHDL在FPGA中实现-available four multipliers, FPGA VHDL in achieving
MutiplierDesign
- 流水线乘法器,vhdl语言描述, 希望对大家有所帮助 -pipelined multipliers, vhdl language, we hope to help
15_MUX41
- 乘法器,用VHDL语言编码,可能对你用处不是很大,但做为参考还是很大用处的-multiplier using VHDL coding, you may not have much use, but as a reference or very useful
shixuchengfa
- 时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!-sequential multiplier, eight x8 spaces vhdl language. Simulation before. Interact more!
C_9
- 100个经典vhdl编程实例, 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器...... -100 vhdl classical programmi
mult8_rtl
- 一个用VHDL语言编写的乘法器程序,望大家多多支持啊。
expt91_multi8x8
- 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器
bmul32
- 用VHDL写的一个32位并行乘法器的源代码,已经过验证,可以直接使用
cf_fp_mul
- 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
MulPar
- 八位乘法器VHDL语言实现。使用的工具的ISE7.1,实现八乘八的位相乘。
multi_vhdl
- 四位乘法器的VHDL源程序-four Multiplier VHDL source
VHDLshili
- 本压缩包里含有一4位乘法器及PDF书记一本,其中PDF书记钟含有百例各种VHDL实例
xor_mul
- 使用列表法,VHDL语言实现的基于多项式基的有限域乘法器,用于AES算法等对有限域乘法有要求的算法
jfqs_multiplier
- 使用加法器树乘法器实现8位乘法运算,VHDL语言予以实现
multiply
- 乘法器的vhdl语言描述.本人调试已经通过