采用FPGA（现场可编程门序列）编写VHDL语言设计多路同步脉冲发生器，对信号进行分频处理，实现四路信号相位相差T/16和T/8的延迟相位输出，实现的四路脉冲与传统的脉冲同步器不同，它具有高集成度，高通用性，容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide

这是一个工具，使用MATLAB代码为一个由阿尔伯塔大学的Siting Liu开发的硬件Sobol序列生成器生成VHDL文件。(This is a tool that uses MATLAB code to generate VHDL files for a hardware Sobol sequence generator developed by Siting Liu at the University of Alberta.)