CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL QUARTUS

搜索资源列表

  1. Time

    1下载:
  2. 24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-17
    • 文件大小:383172
    • 提供者:张苏昕
  1. vga_colors

    0下载:
  2. 通过vga通讯控制显示器显示七彩条文,通过quartus编译的程序,可用-Communication and Control through the vga display colorful provisions quartus compiled through the procedures that can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:276673
    • 提供者:夏英杰
  1. eda_traffic_light

    1下载:
  2. vhdl实现交通灯设计,可以实现十字路口处交通控制,开发工具quartus-vhdl traffic lights to achieve the design, can be achieved at a crossroads Traffic Control Office, Development Tools quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1579895
    • 提供者:gmaj
  1. taxibillingsystemVerilog

    0下载:
  2. 在Quartus II 5.0环境下,开发此出租车计费系统,可以对出租车的不同情况计费,精确至0.5元-In Quartus II 5.0 environment, the development of the taxi billing system can be of different situations on the taxi billing, accurate to 0.5 yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:976412
    • 提供者:赵小川
  1. ds18b20

    0下载:
  2. ds18b20的介绍及时序,以及对ds18b20进行温度读写的vhdl程序,在quartus环境下进行编译仿真-Introduction ds18b20 and timing, as well as read and write ds18b20 temperature vhdl procedure quartus compiled simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:14688
    • 提供者:dreamy
  1. lpf

    0下载:
  2. 实现低通采样功能的vhdl代码,可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4323
    • 提供者:
  1. TC221FPGA

    0下载:
  2. TCC221图象传感器和FPGA实现图象采集 开发环境是quartus-TCC221 camera and FPGA to get a picture
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-03
    • 文件大小:1397465
    • 提供者:鷬药石
  1. Elevator

    1下载:
  2. 基于FPGA的6层电梯控制器,使用VHDL编程,用quartus ii进行仿真模拟-Elevator Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-04
    • 文件大小:162470
    • 提供者:xieyi
  1. addDisplay

    0下载:
  2. 四人抢答器,用quartus编译过的,vhdl语言,说明详细,欢迎各位下载,-add display led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:330954
    • 提供者:吴小平
  1. EP1C3_12_1_2_MOTO

    0下载:
  2. 基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写,压缩包里是Quartus下的工程。-FPGA-based PWM DC motor control and stepper motor-driven control of a breakdown. The use of VHDL language, compression bag is under the Quartus project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1193917
    • 提供者:deadtomb
  1. pll

    0下载:
  2. 是quartus2的仿真倍频电路,用于产生倍频时钟!-Is a multiplier circuit simulation quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:333237
    • 提供者:张宏伟
  1. stopwatch

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的秒表工程项目,有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:465122
    • 提供者:kg21kg
  1. miaobiao

    0下载:
  2. 秒表功能,自带工程,EDA的设计平台QuartusⅡ-Stopwatch functions, bring their own works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1589031
    • 提供者:huliyan
  1. web

    0下载:
  2. 模拟网络串行通信 近期对计算机间通信比较感兴趣,同时研究usb通信原理,起步为串行通信于是想为更好地理解其机理做一定基础性研究,故做了异步串行通信设计实验。 经过QUARTUS验证,获得了一等奖!-Simulation of the recent serial communication network between the communication of more interested in computers, communications usb at the same time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1860935
    • 提供者:ayls
  1. usb-blaster

    0下载:
  2. quartus多种USB-bletera 自制下载线!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2328446
    • 提供者:陈长佳
  1. intro_to_quartus2_chinese

    0下载:
  2. 详尽的quartus中文版介绍,使用方法,技巧等-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3096697
    • 提供者:robin
  1. quartus

    0下载:
  2. des algorithm send rx from serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3653085
    • 提供者:mohamed
  1. 4_bit_division

    0下载:
  2. 4位除法器,文件内容为QUARTUS II支持的VHDL语言,用于做四位除法-4_bit_division
  3. 所属分类:Other systems

    • 发布日期:2017-04-10
    • 文件大小:634
    • 提供者:shenglinfeng
  1. AlteraArticleContestPapers

    0下载:
  2. 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编,内容主题涵盖如下4个方面: PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品,在作品原创性和特色性 、实用性(结合当前的热点应用) 和作品
  3. 所属分类:Project Design

    • 发布日期:2017-06-17
    • 文件大小:26785325
    • 提供者:成逛
  1. quartus

    0下载:
  2. quartus中常见错误的解析以及解决办法,主要是VHDL也verilog HDL-Common Errors in quartus and the analytic solutions is mainly VHDL also verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:5689
    • 提供者:彭文彬
« 1 2 3 4 5 67 8 9 10 11 ... 35 »
搜珍网 www.dssz.com