搜索资源列表
FPGA_FIR
- VHDL语言编写的FIR滤波器源码 对于嵌入式设计者有很好的指导作用 -VHDL prepared by the FIR filter source for Embedded designers have a good role in guiding
firmatlab
- fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim
VHDL_FIR
- 个人认为比较使用的几个VHDL源码之三FIR的源码-personally think that the use of the relatively few VHDL source of the ter FIR FOSS
FIR_vhdl
- 基本FIR滤波器的VHDL源代码及其测试程序。-basic FIR filter VHDL source code and testing procedures.
firISPdesign
- fir ISP design fir VHDL VHDL编程滤波的硬件描述语言实现,包括VHDL语言和verilog语言-fir fir VHDL design ISP programming VHDL hardware descr iption of the filter language , including the VHDL language and verilog
DSPBuilderFIR.files
- 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中,FIR滤波器能提供理想的线性相位响应,在整个频带上获得常数群时延从而得到零失真输出信号,同时它可以采用十分简单的算法实现,这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或VerilogHDL等硬件描述语言设
FIR_beh
- FIR滤波器的行为级VHDL源代码,可以任意修改滤波器级数,滤波器系数的精度为16比特。-FIR filter behavioral VHDL source code, which could be amended filter series. The filter coefficients for the 16-bit accuracy.
VHDL_FIR11
- 用VHDL实现查找表方式的FIR滤波器-using VHDL search forms for the FIR filter
New_HighSpeed_FIR_S_P
- 新型串并架构的高速FIR滤波器,对研究VHDL实现FIR的朋友有用处
FirGen_V1.1
- 產生你所需要的FIR濾波器,可以產生VHDL格式之源碼。
firVerilog
- 里面是一个FIR滤波器的VHDL语言 具体的功能里面有详细的介绍 对毕业设计者很有帮助的
firOK
- 17阶FIR滤波器VHDL代码及说明文档 下载立即可以仿真
VHDLFIR
- VHDL设计FIR滤波器 基于QUARTUS和MATLAB
DA_FIR
- 基于分布式算法的FPGA实现的FIR滤波器源码,VHDL语言编写的,下载工程文件后可直接在QuartusII7.0上运行。
fir_fpga
- 通过VHDL语言进行数字信号处理的FIR操作,可以很好的实现滤波功能,有很好的作用,
VHDL100
- 包含了VHDL语言的100个例子,如交通灯控制器,空调系统有限状态自动机,FIR滤波器,五阶椭圆滤波器,闹钟系统的控制
VHDL_FIR_PRO_scr.rar
- 可编程的FIR滤波器VHDL实现,只要输入FIR的阶数以及系数,就可在FPGA中实现FIR滤波器,Programmable FIR filter VHDL implementation, simply enter the order number as well as the FIR coefficients, we can implement FIR filters in FPGA
LMS_filter
- verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
FIR_Direkt_ak
- VHDL代码的直接型FIR滤波器22阶。Fa=48 kHz, Fc=10kHz 可以在ModelSim下仿真, FPGA实现。 -VHDL code of the direct-type 22-order FIR filter. Fa = 48 kHz, Fc = 10kHz can be under the ModelSim simulation, FPGA realization.