搜索资源列表
coding_and_synthesis_with_verilog
- 可综合Verilog风格,英文版,50页.初学必读.
verilog_delta_complete
- verilog设计锯齿波波形模块,可以仿真编译,综合,非常有价值!
equal_precision_cymometer
- 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
square_complete
- verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
verilog5
- verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器，word格式
arm9_fpga2_verilog
- arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
200711269293816
- verilog源代码 王金明教程用的配套代码和一些可综合代码
8255
- Verilog语言描述的Intel8255 IP Core，本人已经在某项目中经过了物理验证的，可直接用于FPGA综合或ASIC综合。
16550
- UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
Full_Adder
- 用VERILOG语言实现了全加器,可综合可仿真通过
JK_FF
- 用VERILOG语言实现了J-K触发器,可综合可仿真通过
source
- 包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
uart
- Uart port 是一段不错的，完全可综合的verilog源码
single
- verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，
arm7_core_design
- arm7内核的verilog代码，可以综合，虽有几条指令没有实现，但已实现的功能对理解arm体系结构已足够
div_even
- 偶数分频，包括验证程序，verilog实现，可综合
advice-for-VHDLVerilog
- 对于VHDL、Verilog的可综合的代码风格的介绍和对初学者的建议-For VHDL, Verilog code that can be integrated style of presentation and suggestions for beginners
chuan2
- 用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合-Prepared using verilog HDL and string conversion module, in the ISE software simulation, and can also be integrated
mp3
- MP3音频解码的verilog源代码，已经验证过的，可综合-MP3 Audio coding