当前位置：
首页 资源下载
搜索资源 - Verilog verification
搜索资源列表
-
0下载：
此文件采用了verilog语言在cpld中怎样实现波形发生器，及其验证程序-this document using the Verilog language in the cpld How to achieve waveform generator, and the verification process
-
-
2下载：
通用的循环码编码器和（7,4）循环码译码器。采用VERILOG HDL编写，通过硬件验证。需使用modelsim 5.6仿真,Common cyclic code encoder and (7,4) cyclic code decoder. VERILOG HDL preparation used by the hardware verification. Need to use simulation modelsim 5.6
-
-
1下载：
第十章的代码。
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
-
-
0下载：
本代码功能为实现接收PC发送的串口数据功能
程序通过quartusII 8.1编译，使用verilog语言编写。
可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。
（开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm）
有需要的朋友可以下载参考-The code functions to achieve the receivi
-
-
0下载：
用Verilog语言实现的5位频率计设计，为实现功能验证，测频信号是由内部时钟源分频得到，为25KHZ，数据输出为串行输出。使用的硬件资源是altera公司的EPM7218，晶振为40MHZ。-Verilog language used to achieve the five frequency meter design, to achieve functional verification, signal frequency measurement by the internal clock
-
-
0下载：
自己编写的经过QuartusII验证的Verilog HDL程序，可以实现常见功能-After QuartusII their written procedures for verification of the Verilog HDL, can achieve common features
-
-
0下载：
《设计与验证Verilog程序》书中的全部代码，很全-" Verilog Design and Verification procedures" all the code book, it is full
-
-
0下载：
4 bit latch for verilog prrpose helpful in verification
-
-
0下载：
Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. The informationpresented i
-
-
0下载：
其中，Verilog硬件描述语言（HDL）的定义，在这个标准。 Verilog的HDL是一个正式的符号中的电子系统创建的各个阶段使用。因为它既是机读和人类可读的，它支持开发，验证，综合，硬件设计和测试，对数据通信的硬件设计，以及维修，改装和硬件采购。这个标准的主要对象是工具的实现者支持的语言和语言的高级用户。-The Verilog Hardware Descr iption Language (HDL) is defined in this standard. Verilog HDL is a
-
-
0下载：
本代码功能为实现VGA显示功能，即实现在显示器上显示640*480彩条。
程序通过quartusII 8.1编译，使用verilog语言编写。
可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。
（开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm）
有需要的朋友可以下载参考-The code functions to achi
-
-
0下载：
Classic System Verilog PPT by XiaYuwen
-
-
0下载：
一个具有固定波特率的 UART 串口收发器，可以实现 串口收发器，可以实现 9600 波特率的串口通信， 能够与 PC 机串口进行通信，支持 8 比特数据位、 1 比特停止位、无校验硬件流控模式(A fixed baud rate UART serial transceiver, can realize serial transceiver, can achieve 9600 baud rate serial communication, and can communicate with PC
-
-
0下载：
设计一个方波产生电路，并进行功能验证和时序验证。(A square wave generation circuit is designed, and function verification and time series verification are carried out.)
-
-
0下载：
基于quartus II的CRC16校验代码，并实现了Modlsim实现了仿真验证(The CRC16 check code based on Quartus II and the realization of the simulation verification by Modlsim)
-
-
0下载：
实现了3-8译码器的组合逻辑和时序逻辑，正确性已经通过了仿真验证，代码规范(The combined logic and timing logic of the 3-8 decoders are implemented. The correctness has already passed through the simulation verification, the code specification)
-
-
0下载：
verification of mux using system verilog
-
-
0下载：
i2c协议,基于FPGA开发的i2c协议，并在平台上验证过，好用(i2c bus,base on FPGA, and verification at the platform,it is right)
-
-
1下载：
基于Verilog编写的计算器，使用矩阵键盘输入数据，使用数码管显示运算过程和结果，基于小梅哥AC620开发板验证通过(The calculator based on Verilog uses matrix keyboard to input data and digital tube to display the operation process and results. The development board based on little mac620 passed the veri
-
-
1下载：
verilog 语言下的硬件CRC校验：CRC16(CRC verification in Verilog: CRC 16)
-
