CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - can verilog

搜索资源列表

  1. RS485

    0下载:
  2. 用VERILOG语言写的RS485通信程序,经调试可以直接使用-Verilog language used to write the RS485 communication program, the debugger can be used directly
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:653993
    • 提供者:李俭
  1. Mips_Top

    0下载:
  2. 是verilog做的简化mips32指令系统。 有些小问题,用就能发现,是学习的好资料。 如果有必要,可以和我联系。-Verilog do is simplify the MIPS32 instruction set. Some small problems, and use can be found, is to learn from good information. If necessary, can contact me.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-27
    • 文件大小:10217188
    • 提供者:liyuankui
  1. TINY3

    0下载:
  2. verilog 编写的tiny cpu 代码,可实现简单的指令和计算-Verilog prepared tiny cpu code, can be simple instructions and the calculation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1661484
    • 提供者:songbo
  1. ps2

    1下载:
  2. 基于Verilog开发的PS2的接口设计,可以模拟PS2的鼠标和键盘的接口!-Verilog-based development of the PS2 interface design, can simulate the PS2 mouse and keyboard interface!
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:10137
    • 提供者:sq
  1. electric-8.08

    0下载:
  2. The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15382351
    • 提供者:杨晓斐
  1. clock

    1下载:
  2. 本实验实现一个能显示小时,分钟,秒的数字时钟(贝一特电子)Verilog源码-The experimental realization of a can show hours, minutes, seconds, digital clock (a special e-bay) Verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1257
    • 提供者:黄建
  1. sin.tar

    0下载:
  2. 神奇的sin波生成verilog源码,非常简单的代码无需乘法即可生成sin,cos,值得搞算法的人借鉴-Magic sin wave generated Verilog source code, the code is very simple multiplication can be generated without sin, cos, worthy people from engaging in algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1946
    • 提供者:yangyu
  1. custom_cordic

    0下载:
  2. verilog编程开发的cordic例程,计算SIN,COS功能与计算幅值角度功能可设定,运算宽度可设定,并有完善的TESTBENCH。-Verilog programming developed CORDIC routines to calculate SIN, COS function and calculating the amplitude of the perspective of function can be set, computing the width can be set,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:120544
    • 提供者:yangyu
  1. madplay-0.16.1b

    0下载:
  2. 经典的C语言MP3编码解码实现,可以在linux/unix平台下编译运行. -Classic C language realize MP3 codec, you can linux/unix platform running under the compiler.
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-05-02
    • 文件大小:715083
    • 提供者:forest
  1. VGAcontrol

    0下载:
  2. VGA控制信号,可以用于显示器的输出控制,Verilog编写。-VGA control signal, can be used to display the output control, Verilog prepared.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1757
    • 提供者:Nila
  1. ram_of_Fusion

    0下载:
  2. Fusion中的双口RAM编写,可以实现双向的调用。用Verilog编写。-Fusion in the preparation of dual-port RAM, you can realize a two-way call. Prepared using Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4068
    • 提供者:Nila
  1. FIFO

    0下载:
  2. it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.-it is a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:31554
    • 提供者:yasir ateeq
  1. Verilog_example_of_pulse_width_modulation

    0下载:
  2. 学习verilog的一些资料。是脉宽调制控制的题目,以及源码和仿真文件。感觉代码风格还不错,可以学习一下。-Verilog study some of the information. Pulse width modulation control are the subject, as well as the source code and simulation files. Feel good style of code, you can study about.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6305999
    • 提供者:nothing
  1. Music_LiangZhu

    0下载:
  2. FPGA音乐试验,语言:verilog HDL-A FPGA expperientation which can play music Liangzhu,language:verilog HDL
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-25
    • 文件大小:289816
    • 提供者:CQJ
  1. CCD_DRIVER

    0下载:
  2. verilog HDL语言,线性CCD1501D驱动程序,基于FPGA,其他线性传感器可参照修改。-verilog HDL language, linear CCD1501D driver, based on the FPGA, the other linear sensor can be modified by reference.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-24
    • 文件大小:293387
    • 提供者:liuyuetian
  1. crc

    0下载:
  2. 这是CRC字符串校验的源码,可对字符串校验后输出校验码-This is the CRC checksum of the source string can be output after the string checksum validation code
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-17
    • 文件大小:195939
    • 提供者:ch
  1. ask10

    0下载:
  2. This a simple MIPS processor datapath written in VERILOG hardware language. You can see the signals when emulating in signalscan. Compile it with verilog in linux.-This is a simple MIPS processor datapath written in VERILOG hardware language. You can
  3. 所属分类:Other systems

    • 发布日期:2017-03-28
    • 文件大小:1841
    • 提供者:thesky
  1. FPGA-LCD1602

    0下载:
  2. 基于FPGA的LCD1602显示,可根据实际内容修改显示内容-FPGA-based LCD1602 display can be modified according to the actual contents of display content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:489832
    • 提供者:冀少威
  1. FPGA-VGA-interface

    0下载:
  2. 基于FPGA的VGA接口显示程序,可显示三种彩色条纹-FPGA-based interface VGA display program can display the three color stripes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:464435
    • 提供者:冀少威
  1. clock

    0下载:
  2. 用verilog实现的数字跑表,下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。-Verilog implementation using digital stopwatch, download to FPGA development board to verify the adoption. After the download you can use the new distribution of pins.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-26
    • 文件大小:492769
    • 提供者:lizhiqiang
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 50 »
搜珍网 www.dssz.com