CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - clock vhdl

搜索资源列表

  1. 分频器VHDL描述

    0下载:
  2. 在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。-in digital circuits, the need for regular high frequency clock operating frequency for hours, a lower frequency of the clock signal. We know that the hardware circuit design clock signal i
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5460
    • 提供者:王力
  1. 8倍频vhdl

    3下载:
  2. 该文件可用vhdl语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上-the document available VHDL Language 8 clock frequency, the operating environment and ideally maxplus2 simulation software
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:998
    • 提供者:罗兵武
  1. muxplusii --vhdl 经典程序

    0下载:
  2. 用VHDL编写的数字时钟,可变宽度脉冲产生器-prepared using VHDL digital clock, Variable width pulse generator, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8965
    • 提供者:vhdp
  1. CK20-VHDL

    0下载:
  2. 经典CK20时钟程序,实现了时钟的时,分,秒记数,并可以重调,置0-classic procedures CK20 clock and realized the clock, minute and second count, and can be re-emphasize that the Home 0
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3884
    • 提供者:林海
  1. Digi-Clock

    0下载:
  2. digital clock vhdl language
  3. 所属分类:software engineering

    • 发布日期:2017-11-29
    • 文件大小:18535
    • 提供者:Tolg
  1. VHDL

    0下载:
  2. 基于vhdl的电子钟设计里边包含大概电路比较详细-Based on the electronic clock vhdl inside contains probably more detailed circuit
  3. 所属分类:software engineering

    • 发布日期:2017-11-26
    • 文件大小:237377
    • 提供者:方法
  1. digital-clock-VHDL

    0下载:
  2. 数字电子钟的VHDL硬件描述语言实现,可以用quaturs软件实现。-digital clock based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:14222
    • 提供者:刘睿
  1. VHDL Digital Clock

    0下载:
  2. A digital stop watch designed in VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-06-08
    • 文件大小:5081
    • 提供者:bbosadeo
  1. clock

    0下载:
  2. 本程序成功的描述了如何用vhdl完成对电子钟的设计,简单易懂,简洁明了-This procedure describes how to use the successful completion of the electronic clock vhdl design
  3. 所属分类:OS Develop

    • 发布日期:2017-05-28
    • 文件大小:11730815
    • 提供者:liuyunpeng
  1. digital-clock

    0下载:
  2. Digital clock vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:158764
    • 提供者:ali elgammal
  1. VHDL--PCF8563T

    0下载:
  2. I2C实践,-PCF8563T实时时钟vhdl语言-I2C practice,-PCF8563T real-time clock vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:797210
    • 提供者:刘胜毅
  1. TrablholastPSD

    0下载:
  2. digital 24h clock on ise
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:424960
    • 提供者:diegorezek
  1. clock

    0下载:
  2. 数字钟可以实现整点响铃,预置数,十二小时24小时切换(Digital clock can achieve the whole point of the bell)
  3. 所属分类:其他

  1. world-clock

    0下载:
  2. 世界时钟,用vhdl语言编辑的一个世界时钟,基本入门编程(World clock, using a VHDL language editor of a world clock, basic entry programming)
  3. 所属分类:其他

    • 发布日期:2017-12-18
    • 文件大小:4931584
    • 提供者:Songlin
  1. Alarm_Clock

    0下载:
  2. alarm clock vhdl implemention
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:369664
    • 提供者:Godice
  1. clock

    0下载:
  2. 数字时钟,用VHDL语言设计,能调时间,整点响铃(Digital clock, designed in VHDL language, can adjust the time, the whole bell ring)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:137216
    • 提供者:liujhliujp81
  1. clock

    0下载:
  2. VHDL实现时钟功能,异步清零,其余161实现技术功能。(VHDL realizes clock function, asynchronous zero, and the other 161 technology functions.)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-10
    • 文件大小:203776
    • 提供者:厚德求真
  1. clock

    0下载:
  2. 用VHDL完成的数字钟设计。可选24h与12h两种时制,运用到按键消抖。(The digital clock is designed with VHDL. Optional 24h and 12h two kinds of time system, apply to the button to shake.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:20480
    • 提供者:redsoul丶
  1. vhdl编程电子钟

    0下载:
  2. 实现24小时,可以整点报时的电子钟,使用TEC-8实验台(An electronic clock that can be used for 24 hours, using the TEC-8 test platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:1196032
    • 提供者:科比的
  1. just_clock

    0下载:
  2. Just a clock made for basys3 in vivado.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:550912
    • 提供者:Ivrine
« 1 2 3 45 6 7 8 9 10 ... 48 »
搜珍网 www.dssz.com