搜索资源列表
FPGA
- FPGACPLD数字电路设计经验分享,CPLD digitalcircuitdesignexperiencetoshare-FPGACPLDdigitalcircuitdesign experiencetoshare
AIC
- 使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz-The use of FPGA/CPLD set voice AD, DA conversion chip AIC23, FPGA/
cpldfpga
- 《CPLDFPGA嵌入式应用开发技术白金手册》源代码,涉及FPGA/CPLD的各个方面,键盘扫描,LED扫描等简单程序及滤波器等的设计-" CPLDFPGA platinum embedded application development technology handbook" source code, related to FPGA/CPLD all aspects of the keyboard scanning, LED scanning filters, such
CPLD_UART
- 基于FPGA CPLD设计与实现UART,一听名字就知道,不用再说了吧,-FPGA CPLD-based Design and Implementation of UART, a name, we know that you do not say any more,
Introduction_to_CPLD_and_FPGA_Design
- CPLD和FPGA的使用方法有详细的介绍!!!大家快来下载吧-The use of CPLD and FPGA methods in detail! ! ! Come everyone to download it
soc-gr0040-010309
- xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga
lariviere2008uclinux
- xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga
FPGA_CPLD
- 其中详细的介绍了如何用QUATUS2软件来实现FPGA和CPLD的综合设计-Which describes in detail how to achieve QUATUS2 software integrated FPGA and CPLD design
istarVHDL
- 压缩包包含有100个VHDL的程序实例,从简单到复杂有一个渐变的过程,非常适合自学CPLD/FPGA者(使用Verilog HDL者可以不下载)-Compression bags containing 100 examples of VHDL procedures, from the simple to the complex there is a gradual process, and is ideal for learning CPLD/FPGA are (using Verilog HD
c_xapp501
- 配置快速入门指南本应用指南讨论 Xilinx 的复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系 列的配置与编程选项,并演示了各系列最常用的部分配置方法。-xilinx c_xapp501 spec
EDA
- 完整的CPLD/FPGA设计流程包括:• 设计定义与输入;• 功能仿真;• 逻辑综合与优化;• 综合后仿真;• 实现(适配);• 布线后仿真(时序仿真);• 下载调试-Integrity of the CPLD/FPGA design flow, including: • the design of the definition of the input • functional simulation
xilinx_fpga_cpld_design
- FPGA CPLD设计,ISE初学者入门教程-FPGA CPLD design, ISE Tutorial for beginners
cpld_key
- FPGA 实现独立式按键,每按一下数码管+1,数码管是静态显示
Flash_FPAG_JTAG
- FPGA或者CPLD通过JTAG接口对FLASH进行读写的资料。非常有用-Programming Flash Memory from FPAGs and CPLDs Using the JTAG Port. Very useful
LCD-VHDL
- LCD控制VHDL程序与仿真,FPGA驱动LCD显示中文字符“年”程序-fpga/cpld
ADPCM
- APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境-APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment
UART_VHDL
- 由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言,比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等,其中VHDL和Verilog HDL因适合
led_horse
- 跑马灯led_horse vhdl cpld\fpga-led_horse vhdl cpld\fpga
FPGA-CPLD
- fpga-cpld的方面的资料,简述怎样学习的-fpga-cpld of information, outlining how to learn
JTAG_XILINX_ARM_LPT_PROGRAMMER
- This is LPT JTAG programmer for Xilinx FPGA/CPLD chips and for ARM-core microcontrollers.