搜索资源列表
Nios_II-CPU
- nios 处理器嵌入式系统设计，介绍了nios ii处理器的基本特点以及构建一个最小的嵌入式系统hello_world-NIOS CPU embedded system
cpu
- 设计一个CPU,微程序控制器部件实验,包括部件的源码打开可运行 -The design of a CPU, micro program controller component test, including parts of the source code open operation
Our_MIPS_CPU
- 基于MIPS架构的CPU设计，含有完整程序代码，及各模块实现及仿真程序！-CPU design based on MIPS architecture, contains a complete code, and the realization of each module and the simulation program
code
- Mips单周期CPU设计（支持7条指令addu、subu、ori、lw、sw、beq、lui）-Mips single-cycle CPU design
CPU
- 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括：取指模块，译码模块，执行模块，访存模块，写回模块，寄存器组模块，控制相关检测模块，Forwarding模块。该CPU在TEC-CA实验平台上运行，并且通过Debugcontroller软件进行单步调试，实验表明，该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm
simple_CPU_VHDL
- 简单的CPU的VHDL设计 vhdl代码和cpu设计过程--Simple CPU design of the VHDL code and VHDL design process cpu
CPU
- 使用Verilog HDL语言完成一个简单的多周期MIPS微处理器的设计-Using Verilog HDL language to complete a simple multi-cycle MIPS microprocessor design
RISC_CPU1
- 讲述了简易cpu设计的全部过程，代码详细，对于一个初学者是很好的范本-About the whole process, the simple design of CPU code, for beginners is a very good model]
CPU1
- 一个简单的多周期的基于MIPS的CPU设计-cpu VHDL
RISC_CPU
- RISC cpu设计，verilog语言，PIC14位指令集-RISC cpu design, verilog language, PIC14-bit instruction set
CPU
- 使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。-Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.
simple_cpu
- 一个简单的cpu设计，用verolog hdl语言设计的，希望对你们有用-simple cpu design
8BIT_CPU
- 一个8位的CPU设计，用verilog语言写的，希望有用-A CPU OF 8 BITS
five-cpu-project
- 在logisim平台或FPGA开发板 设计一款支持特定指令系统的5段流水CPU。 -In logisim platform or FPGA development board to design a support 5 of CPU specific instruction pipeline system.
CPU
- 设计一个简易cpu，包含指令集，能够实现有限指令的操作，具体见内部文档-Design a simplified CPU that has its own instructions which it can work with.
gpr
- 32个寄存器组成的寄存器堆 用于在cpu设计中存储数据-made up of 32 regs be used to design single cpu
CPU
- 计算机组织与结构课程设计，使用VHDL设计一个简单功能的CPU。该CPU拥有基本的指令集，并且能够使用指令集运行简单的程序。另外，CPU的控制器部分（CU）采用微程序设计方式。-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to g
OpenMIPS_VHDL_study_v1.0
- 10天实现OPENMIPS处理器-VHDL版[内有详细代码，testbench和设计文档，十天教你学会MIPS架构CPU设计]-10 days to achieve the OPENMIPS processor-VHDL version [within a detailed code, testbench and design documents, ten days to teach you to learn MIPS architecture CPU design]
CPU_single-(2)
- 单周期CPU设计源码，基于Quatus II，亲测可用-Single-cycle CPU design source code, based on Quatus II, pro-test available
CPUver2
- 这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。- 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语