搜索资源列表
erc32vhdl-1.0.tar
- ERC32 经典的sparc v7 cpu,针对嵌入式应用,欧洲宇航局采用VHDL语言,可综合。-ERC32 classic sparc v7 cpu against embedded applications, European Space using VHDL can be integrated.
cpu_intf
- cpu的VHDL的源代码,功能的简单实现-cpu VHDL source code, the function of a simple realization
CPU8
- 本源码实现了8为cpu,开发语言为vhdl,里面有详细的文档和vhdl工程源码-the source to achieve the 8 cpu, development language for vhdl. There are detailed documentation and source code works vhdl
CPUNEW
- MODELSIM开发的模拟CPU,用VHDL语言描述,采用累加结构
CPU
- 用VHDL编写的简单的CPU程序,可以实现加法,移位以及跳转等等功能
cpu
- vhdl代码实现8位cpu功能,包含自编写指令序列
simplecpu
- 介绍使用VHDL设计一个简单cpu,文档包含说明文档,对vhdl的学习非常有用。
MyCPU16
- 16位cpu设计VHDL源码,其中包括alu,clock,memory等部分的设计
LC3-VHDL-another
- 另一套LC3 CPU VHDL源码及设计文档,对LC3进行了一些取舍和改造,比如NZP改为NZC,更贴近现实CPU硬件架构。按照ASM进行VHDL编码,更适合数字设计初学者学习。
pcpu
- 可以实现CPU的VHDL源码,可以在FPGA上运行
8051source_2_8
- 这是兼容的8051 VHDL CPU实现,应该不算侵权吧。 上帝保佑!-This is compatible CPU 8051 VHDL, it is not a tort. God bless!
8bit.详细的八位十六进制频率计课程报告
- 详细的八位十六进制频率计课程报告,是我的eda课程设计报告书,Detailed eight hexadecimal Cymometer curriculum report is my report on the curriculum design EDA
MICO8_DEMO_03_18_08.ZIP
- Lattice 超精简8位软核CPU--Mico8,开放所有源代码,包括VHDL,编译器,支持GCC编译器。可在Lattice所有FPGA和MachXO 器件上使用。本例包含示例和说明文档。对使用Lattice器件的用户或者学习CPU设计的人员有较高参考价值。,Lattice super-streamlined eight soft-core CPU- Mico8, open up all the source code, including VHDL, the compiler to supp
LPT.rar
- 实现开漏输出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置数据 自动移位输出,输入时钟24MHz,产生1MHz配置时钟。8位CPU数据总线接口, 11位地址总线。支持IO 的置位清除功能。,The realization of open-drain output of the parallel port, support 3.3V or 5V, support for FPGA configuration of the PS function. 8-bit config
Chapter10
- 第十章的代码。 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
edk_for_busy_people
- XILINX 出品 EDK快速学习资料。 EDK在 Xilinx FPGA上构架一个CPU软核, 以提高整个系统的灵活性,和可扩展性。-EDK document by Xilinx. EDK is used to build a soft CPU Core on XILINX FPGA.
Micro-program
- 微程序控制电路是CPU 控制器的核心电路,控制产生指令执行时各部件协调工作所需的所有控制信号,以及下一条指令的地址。微程序控制器的组成如图6-12 所示,主要由三个部分组成,分别是微指令控制电路、微地址寄存器和微指令存储器lpm_rom 其中微指令控制电路用组合电路对指令中的1[7..2] 、操作台控制信号SWA 和SWB 的状态、状态寄存器的输出状态FC 、FZ ,产生微地址变化的控制信号,实现对微地址控制:微地址寄存器控制电路的基本输入信号是微指令存储器的下地址字段M[6..1] ,同时还受
OR1200_verilog
- or1200开源risc cpu的verilog描述实现,cpu源代码分析与芯片设计一书的源码-or1200 open source Verilog descr iption of the risc cpu realize, cpu source code analysis and chip design source book
bc6502
- VHDL实现的一个完整版的6502CPU硬件描述代码,包含了6502CPu的所有功能,附带VGA驱动以及输入输出控制-VHDL implementation of a full version of 6502CPU hardware descr iption code, and includes all the features of 6502CPu, incidental VGA driver, as well as input and output control