搜索资源列表
dzzh
- eda课程设计:数字钟--vhdl语言全部源代码
HXRJTD
- 这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。-This is my Max plus2 environment with VHDL addendum to the traffic lights control procedures. EDA design courses so friends from the reference reference.
digitalsecondwatch(VHDL)
- 应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。-use VHDL, CPLD, EDA software to design digital system, can significantly improve design f
buffervhdl
- 电子EDA,VHDL语言设计8位的fifo数据缓冲器的vhdl源程序
dpj_jk_VHDL
- 单片机与慢速器件接口VHDL程序,属于电子EDA,VHDL语言设计
VHDLdesign
- EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写 已完成功能 1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。有静音模式
EDA_LOCK_ALL
- 我EDA课程设计做的用VHDL 写的智能电子密码锁，在试验箱上实验的，4位并行密码，有报警功能与自锁功能。花了我1个星期的时间，希望对你有帮助。有什么问题可以来EMAIL问我哦。
VHDL
- 数字系统与VHDL程序设计语言,更好的学习EDA.
eda
- 基于EDA开发设计的VHDL语言描述的音乐发声器-EDA development and design of the VHDL language descr iption of the music sound
EDA--light-water-
- 用VHDL设计的流水灯，基于xilinx ise-vhdl light water
EDA-technology-and-VHDL-design
- 基于飞思卡尔智能车16位单片机的EDA技术和VHDL设计 编程方法和代码 -Based on Freescale 16-bit microcontroller design EDA technology and VHDL programming methods and code
EDA
- 电子时钟 基于VHDL设计的建议电子时钟-DIGTAL CLOCK
VHDL
- 一些课程设计代码，EDA-VHDL的，希望对课程设计的同学有帮助。-Some curriculum design code, EDA-VHDL, we hope to help students curriculum design.
EDA-VHDL-30S
- 关于EDA的篮球计分器30秒倒计时VHDL程序设计-About EDA basketball scoring device countdown 30 seconds VHDL Design
电子设计自动化
- EDA中组合逻辑电路设计一个多路选择器VHDL程序的设计以及讲解(EDA combinational logic circuit design, a multiplexer, VHDL program design and explanation)
EDA课程设计
- 数据采集()
VHDL实验程序
- 包含EDA基础实验程序，计数器、电子密码锁等设计程序(Including the EDA basic experiment program)
汽车转速eda VHDL语言
- 设计一个汽车速度表。车轮每转一圈会产生一个脉冲，每个脉冲代表1米的距离，根据单位时间的脉冲数可推算出汽车的速度。 要求：（1）模拟产生车轮运转产生的脉冲信号并对其计数，用按键选择脉冲信号的不同频率； （2）每隔10秒读取一次脉冲计数器，并据此计算车速； （3）用数码管显示车速，单位Km/h； （4）给出超速警告。
plj
- 使用vhdl语言原件例化设计数字频率计，并用6位7段数码管计数。模块包括：十进制计数器，6位10进制计数器，Reg24 锁存器、Fp 分频器、Ctrl 频率控制器、Disp 动态显示。(The digital frequency meter is designed by using VHDL language as an example and counted by 6-bit 7-segment digital tube. Modules include: decimal counter, 6
EDA
- 本设计是在Quartus ii开发环境下采用VHDL语言实现的AMI/HDB3编码器课程设计。(This design is a course design of AMI / HDB3 encoder implemented by VHDL language in the development environment of Quartus II.)