CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - eda vhdl设计

搜索资源列表

  1. filter1

    0下载:
  2. 题为基于CSD编码的FIR数字滤波器设计.该滤波器具有线性相位,系数减半.采用VHDL语言编写.是我们EDA课程的作业,得了优.希望对大家有用-Entitled based on CSD code FIR digital filter design. That the filters have linear phase, coefficient half. Using VHDL language. Is the EDA program operations, got excellent. Hop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12827
    • 提供者:万勇
  1. EDAexample

    0下载:
  2. EDA设计的VHDL语言实现的一些例子!-EDA VHDL design language are some examples!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23721126
    • 提供者:Mad
  1. verilog

    0下载:
  2. 一个很好的关于verilog的PPT 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-18
    • 文件大小:27825626
    • 提供者:lyy
  1. cangyongEDAgjzn

    0下载:
  2. 4.1 Altera MAX+plusⅡ操作指南 4.1.1 MAX+plusⅡ10.2的安装 4.1.2 MAX+plusⅡ开发系统设计入门 4.2 Xilinx ISE Series的使用 4.2.1 ISE的安装 4.2.2 ISE工程设计流程 4.2.3 VHDL设计操作指南 4.2.4 ISE综合使用实例 4.3 Lattice ispDesignEXPERT的使用 4.3.1 ispDesignEXPERT的安装 4.3.2 原理图输入方式设计
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1431544
    • 提供者:lulu
  1. MIMASUO

    0下载:
  2. 伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势,并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言,几乎覆盖了以往各种硬件描述语言的功能,整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程,基于Quartus II平台进行编译和仿真来实现的,其采用的模块化、逐步细
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:179213
    • 提供者:RONG
  1. VHDL1

    0下载:
  2. VHDL设计语言,EDA设计手册,提供板级设计和行为级仿真功能-VHDL EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5311894
    • 提供者:jgm
  1. eda

    0下载:
  2. 实验一:不同设计输入方式比较 实验二:VHDL语言编程—组合逻辑电路设计 实验三:VHDL语言编程—时序逻辑电路设计 指导书内容以及详细的程序-Experiment I: comparison of different input methods designed the second experiment: VHDL language programming- Combinational Logic Circuit Design Experiment III: VHDL langu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:393619
    • 提供者:刘统
  1. vhdl2

    0下载:
  2. vhdl语言正弦信号发生器设计,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:94354
    • 提供者:枫蓝
  1. EDA

    0下载:
  2. 电子系统设计EDA实验,用VHDL语言编写设计的程序及相关讲义。-EDA experimental electronic system design, using VHDL language design procedures and related handouts.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-20
    • 文件大小:33629354
    • 提供者:
  1. VHDL-based-design-of-SPI

    0下载:
  2. 基于VHDL的串行同步通信SPI设计 本设计是用Quartus作为开发环境,以DE2板为硬件平台实现的SPI同步串行通讯。设计过程方便。根据接收和发送两个主要部分实现了SPI的基本功能。此外,该设计还实现了波特率发生器,数码管显示的功能。用DE2板实现具有电路简洁,开发周期短的优点。充分利用了EDA设计的优点。开发过程用了VHDL硬件描述语言进行描述,从底层设计,分模块进行,充分提高了设计者的数字逻辑设计的概念。-VHDL-based SPI serial synchronous comm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:51321
    • 提供者:陈添
  1. jtd

    0下载:
  2. EDA(VHDL)开发的交通灯设计,经过测试检验,正常运行。-EDA (VHDL) development of the traffic light design, tested and tested and normal operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:420910
    • 提供者:开放
  1. EDA-V

    0下载:
  2. eda实验是基于vhdl语言的程序设计与运行的一类实验,由实际生活中的例子编程。-vhdl eda is based on the language test program design and operation of a quasi-experimental, real life examples from the program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5966848
    • 提供者:张静
  1. vhdl-xiyiji

    0下载:
  2. 基于quartus2的vhdl状态机——洗衣机编程应用,采用EDA自顶向下的设计方法。-The vhdl state machine based quartus2- washing machine programming applications, the EDA top-down design approach.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1002994
    • 提供者:zenpging
  1. qiangdaqi

    0下载:
  2. 多路抢答器 VHDL语言设计 抢答器是各类竞赛常用的仪器设备之一,它能快速、准确地判决并显示出第一抢答者。本文作者采用MAXPLUSII 软件和MAX7000S芯片,提出了一种四路抢答器的设计方案。该方案具有判断准确、硬件电路简单、容易实现等优点。 关键字:抢答器 竞争 RS触发器 EDA -Multiple Responder Responder VHDL language design competition of various kinds of equipment used, i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:80608
    • 提供者:王天宇
  1. yibanjiafaqidesheji-EDA

    0下载:
  2. 基于FPGA的快速加法器的设计与实现,在VHDL环境中波形图显示出结果,可以用二进制,十进制,十六进制表示 -FPGA-based fast adder design and implementation in VHDL environment, the results in the waveform display, you can use binary, decimal, hexadecimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2826
    • 提供者:
  1. EDA

    0下载:
  2. 这是一本介绍EDA技术的书,主要讲述VHDL硬件描述语言在数字电子系统设计中的应用,内容翔实易懂,有助于学习VHDL。-This is an introductory book EDA technology, mainly about the VHDL hardware descr iption language in the digital electronic system design application, informative and easy to understand, con
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:855790
    • 提供者:元泽怀
  1. Locking_device

    1下载:
  2. EDA课程设计,基于DE2板的八位十进制锁码器,vhdl源程序!-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11479354
    • 提供者:
  1. EDA

    0下载:
  2. fpga应用,eda设计和应用,基于VHDL语言的设计仿真。-fpga applications, eda design and application, based on VHDL design simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:27493585
    • 提供者:邹平
  1. sunday_clock

    1下载:
  2. 数字钟 VHDL 年月日 时分秒 东北大学 EDA vhdl例程 电子设计自动化-VHDL date when the digital clock every minute routine Northeastern University Electronic Design Automation EDA vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1900025
    • 提供者:孙懂
  1. VHDL-Multiplier

    0下载:
  2. 资料是EDA的一个课程设计,基于VHDL实现的乘法器,包含论文,欢迎下载-EDA data is a course designed to achieve a multiplier based on VHDL, including paper, please download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:288249
    • 提供者:wangwenhao
« 1 2 3 4 5 67 8 9 10 11 12 »
搜珍网 www.dssz.com