搜索资源列表
multi-function-digital-clock
- 基于fpga的多功能数字时钟设计，有预设和报警功能-Fpga-based design of multi-function digital clock, presets and alarm functions
Digital-Clock
- FPGA数字跑表代码 Digital Clock-Digital Clock
CLock
- 电子时钟VHDL实现，包括调整时间，闹钟功能-Digitai clock based on FPGA in VHDl
quartus-clock.RAR
- 设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期， 比如2012年08月20 日。-Design FPGA c
Based-FPGA-digital-clock-design
- 基于FPGA的数字时钟设计，这里是我做的一个电子时钟，大家可以借鉴一下！-Based FPGA digital clock design
fpga_chkdiv
- 本文档为fpga的时钟分频实验代码，初学者可以参考使用。-fpga clock divider source code。
clock
- fpga实现电子时钟在数码管上显示，有设置时间功能。显示时分秒。-fpga electronic clock on the digital display, set the time function. Displayed every second.
FPGA-Muti-clock
- FPGA 或者CPLD多时钟设计指南，如何使得多时钟设计时候减少抖动，噪音等-FPGA or CPLD clock design guide, how to make multi-clock design time to reduce jitter, noise, etc.
clock
- 异步时钟域转换成同步时钟域的方法，fpga时钟设计的好资料-Asynchronous clock domains into synchronous clock domains, clock fpga design
clock
- 利用FPGA来编写程序实现24小时时钟显示-FPGA to program the 24-hour clock display
digital-clock
- 基于fpga软件的数字秒表设计，非常有用的教学程序-Digital stopwatch design based on FPGA Software, very useful teaching program
digital-clock-base-on-fpga
- 基于FPGA的数字时钟，具有显示时分秒和闹铃设置功能-digital clock base on FPGA
digital-clock
- 嵌入式FPGA数字时钟，能实现时钟提示，显示功能-The embedded FPGA digital clock,
clock
- 实验3设计资料简易时钟 FPGA数字时钟设计参考资料及全部代码-Experimental design simple clock FPGA digital clock design reference information and all the code
clock1
- 该代码实现的是使用VHDL语言编程实现的FPGA上的时钟分频。通过修改代码中的参数改变FPGA的输出时钟频率。-The code implements the VHDL language programming on the FPGA clock divider. Changed by modifying the parameters in the code of the output clock frequency of the FPGA.
shuziqiangdaqi
- 采用fpga的时钟分频制作的简易数字抢答器，可以实现5人左右的抢答效果-Using fpga clock divider made simple digital answering device, you can achieve five or so Responder effect
FPGA---Electronic-clock
- FPGA中用VHDL编写24小时普通电子时钟，可实现复位，程序整体写成，没有用到例化语句。-Electronic clock
FPGA
- 数字钟，实验程序描述，vhdl语言描述，看电视剧广发卡三季度发卡了-Digital clock, experimental procedures described, vhdl language descr iption, watching TV wide hairpin hairpin three quarters of the
CLOCK
- FPGA实现数字钟。大学数字电路实验用的-FPGA implementation of a digital clock. University experiment with digital circuits
FPGA-based-clock-extraction-circuit
- 基于FPGA的时钟提取电路.跳变沿捕捉程序.可控计数器程序-FPGA-based clock extraction circuit. Edge capture process. Controllable counter program