搜索资源列表
Temp
- 在ｃｍａｋｅ的使用中会遇到很多问题，如果你适当的利用其提供的例子，会收到事半功倍的效果-in cmake use will face a lot of problems, if you use its appropriate for example, will have a multiplier effect
statemachine_mult
- veilog实现的状态机乘法器.可以参考-veilog achieve the state machine multiplier. Can reference
pipemult
- 该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元-the source to achieve an 8 * 8 Multiplier that in the process modules used Acer
Booth_Multiplier
- 布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.-Booth multiplier VHDL procedures downloaded directly extract copy affixed to the EDATOOL you can.
Visual C++. NET编程150例
- >一书是学习C++.NET的最简洁方法，通过案例学习达到事半功倍的作用，非常不错的，想下就下吧！-lt; Lt; Visual C.NET programming 150 cases gt; Gt; A book is learning C.NET the most concise way, through case study and achieve a multiplier effect, very good, the next to the next!
9by91
- 选择性九九乘法表,用汇编编写的程序。功能：先输入要显示的最大乘数-Jiujiuchengfabiao selective with the preparation of the compilation process. Function : first to show that the importation of the largest multiplier
2060
- 判断另一种斐波那契系列是否是3 的倍数问题 该题如果用递归求出F(n),然后判 断将会超时。 注意到F(n) = F(n-1) + F(n-2)根据和的模等于模的和。 即有F(n)％3=(F(n-1)％3+F(n-2)％3)％3 F(0)％3=1,F(1)％3=2 计算F(n)％3 : 1,2,0,2,2,1,0,1,1,2,0,2,2,1…………… 可以看出F(n)％3 以1,2,0,2,2,1,0,1, 重复出现 F(n)％3=0 即F(n)是3 的倍数此时的n
VHDL5
- 加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路-Adder multiplier circuit divider circuit design keyboard scan circuit design show circuit, etc.
mutli20
- 一个乘法器的程序,经过调试的,非常好用的,去看看.-a multiplier procedures are followed, debugging and very useful, and see.
xapp195
- signed_mult乘法器通常用于DSP设计。但由于赛灵思的FPGA架构中包含有-signed_mult multiplier is used DSP design. But Xilinx FPGA architecture contains
mul6
- 用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文-design using VHDL language part of the CPU : multiplier design, Multiplier including multiple design! As for the English
LPM
- 12乘12的乘法器 采用adhl语言编写-12 x 12 multiplier used adhl language
一个并行高速乘法器芯片的设计与实现
- 一个并行高速乘法器芯片的设计与实现-a parallel high-speed chip Multiplier Design and Implementation of
tt094a
- 这个程序并不帮你翻译任何文字,仅仅只是提供一个专为翻译工作设计的 编辑器.使用它你可以一行行对照的翻译原文. 而当你在翻译过程中碰到了不 认识的新词,计算机能充当你的词典或笔记本的作用, 让你的翻译工作事半功 倍.当你在翻译某一行文字时,如果发现某个单词不认识,字典区便会显示出单 词的意思,而不需要你的任何按键.当你在字典区没有发现你要的单词时,证明 单词库里没有这个单词,需要你自己从别的途径查找,然后写到字典区内,程序 将马上把它记录在单词库中-this procedure does not
wbm
- 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.-algorithm using the symbols multiplier, HDL-piece quantities. it is not necessary for the company's paid Multiplier ip core.
sovennet
- 一般情况下，程序开发人员都希望自己的程序美观大方，为了达到这一个要求，想尽办法美化自己的程序，如果在界面上适当的地方添加并显示3D文字，将不失为一个好的选择，可以达到事半功倍的效果，本文针对这一问题，通过一个简单的小程序，介绍如何实现这一目标。有兴趣的读者可以稍加改动，将该方法应用到自己的程序中去。 -normal circumstances, the developers hope that their procedures emblem, in order to achieve a r
mul4
- --- -initial--- - MOVLA 00H IODIR PA IODIR PB IODIR PC MOVAM PA MOVAM BSR MOVAM STATUS MOVAM TMR0 MOVAM TMR1 MOVAM TMR2 -------end initial----- -------------乘法运算------------ 乘数->10H 被乘数->11h 结果(积)-
add_multi
- 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
BoothMultiplier
- -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthe
lpm_mul
- ８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助-8 * 8 Multiplier verilog source code, compiled simulation, absolute authenticity, helpful for beginners