搜索资源列表
UART(FPGA)
- 基于现场可编程逻辑器件（FPGA）使用VHDL语言QuartusII实现UART通讯-Based on field programmable logic device (FPGA) using VHDL language QuartusII achieve UART communications
DDS
- DDS频率合成器（使用VHDL硬件描述语言，通过Altera QuartusII开发）-DDS frequency synthesizer (using VHDL hardware descr iption language, through the development of Altera QuartusII)
led
- 与串口通讯控制led（使用VHDL硬件描述语言，通过Altera QuartusII 开发）-Serial control and communications led (the use of VHDL hardware descr iption language, through the development of Altera QuartusII)
VGA_640480VGA
- 640480VGA 控制器 （使用VHDL硬件描述语言，通过Altera QuartusII 开发）-640480VGA controller (using VHDL hardware descr iption language, through the development of Altera QuartusII)
DM1_KEYs_LEDs_C5T
- FPGA的键盘和LED显示。详细情况可用QuartusII打开，了解顶层原理图上的文字标注。键1控制计数脉冲，计数显示于数码管和发光管。-the file succeed in making the LEDs changed according to our key.
quartusII
- 学FPGA的朋友 这是个中文资料帮你快速入门-quartus
AlteraQuartusII
- Altera FPGA开发软件QuartusII的介绍和使用手册，有助于学习Altera FPGA的开发。-Altera FPGA development software QuartusII introduction and use of manuals, help to study the development of Altera FPGA.
Windy_VGA_1c6
- 在cyclone EP1C6 上实现VGA 1028*768 16M色的显卡显示功能，而且还做了一个8色的VGA接口，可以实现双头输出。完整的QuartusII 工程，我也把相关的图片一起打包了。本人是作者，看不懂可联系：13802939662-In the cyclone EP1C6 achieve VGA 1028* 768 16M color graphics display, but also made an 8-color VGA interface, dual-head output
sin
- 在quartusII里实现的正弦波发生器，是一个比较简单的实现方法适合初学quartusII 高手勿下-QuartusII achieved in the sine wave generator is a relatively simple method not suitable for novice players under quartusII
quartusII
- quartus II中文用户教程,适合新手入门,完全中文版本-quartus II English User Guide for new entry, complete the Chinese version
transfer
- 基于CPLD的PWM波形的发生器，编程语言为verilog,开发环境为QuartusII.-The CPLD-based PWM waveform generator, the programming language to verilog, development environment for QuartusII.
CPU_reference
- 采用verilog语言描述的 arm7架构处理器。 使用quartusII+modelsim se 进行开发和验证-Using verilog language to describe the arm7-based processors. Use quartusII+ modelsim se for development and validation of
ddfsdemo
- 直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为50MHz，由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位，频率字为20，相位字为10，RAM用于存储查找表，其地址位宽为10，数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development enviro
QuartusIImanual
- QuartusII的操作說明，講解合成模擬步驟，讓你可輕鬆學會-QuartusII instructions to explain the synthesis of analog steps, so you can easily learn to
vhdl2
- 在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意-QuartusII warning solving
FPGA
- 有关FPGA的一些资料以及个别源程序，编辑环境为quartus 主要有：电子设计竞赛优秀论文 ----相位测量仪 采用高速AD的存储示波器设计 基于FPGA的多种分频设计与实现 兼容ALTERA公司的USB Blaster下载线的原理图和PCB文件 FPGA与单片机的接口程序 FPGA的大量课件和实验源代码资料 FPGA七段译码器的设计 QuartusII学习资料-FPGA QuartusII
opencore_crt
- 可以在Altera QuartusII下编译的Open Cores PCI桥源代码，是经过多天辛勤整理修改才完成的-Open Cores PCI bridge source code that can be compiled at Altera QuartusII. Modified under many days of hard work
e7v4
- 数字钟：显示，设置时间，设置闹铃（报时），秒表。 平台：quartusII 5.1。 说明：此版本中已将系统时钟调快，自己稍微改动一下即可，小小的考验，做出来会更有成就感！-digital clock：display time, set time, set alarm(use speaker to alarm), stopwatch. platform: quartusII 5.1 comment: there s a place to change if you want th
wishbone_i2c_master
- 本帖最后由 NovaCao 于 1-18-2009 18:02 编辑 使用Quartus II进行仿真 QQ：44425312 QQ群：50585234（群名称：FPGA4u） gtalk：fpgaforu@gmail.com 网站：www.fpga4u.com 淘宝网店：http://shop34914329.taobao.com/ 我们以一个计
iic.cx
- 本帖最后由 NovaCao 于 1-18-2009 18:02 编辑 使用Quartus II进行仿真 QQ：44425312 QQ群：50585234（群名称：FPGA4u） gtalk：fpgaforu@gmail.com 网站：www.fpga4u.com 淘宝网店：http://shop34914329.taobao.com/ 我们以一个计