搜索资源列表
RS(32to28)encoderanddecoder
- RS(32,28) encoder and decoder VHDL-RS (32,28) encoder and decoder VHDL
rs-code
- 基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。
rs_1.rar
- rs触发器的设计，是用vhdl实现的，欢迎下载。,rs flip-flop design is achieved using vhdl.
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
CCD
- 用TCD1501D驱动器产生CCD驱动的6个输出信号RS、CP、SP、SH以及Φ1、Φ2脉冲-Produced by CCD drive TCD1501D driven six output signal RS, CP, SP, SH, and Φ1, Φ2 pulse
rs232_receiver
- VHDL implementation for an RS-232 receiver system.
rs_encode
- 这是用verilog编写的RS（204，188）代码，适用于数字电视的BCH编码过程。-This is the verilog prepared using RS (204,188) code, the application of digital television in the course of the BCH code.
sheji2
- 一个秒表的硬件设计，学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-The hardware design of a stopwatch, learn basic digital circuit in the RS flip-flops, monostable multivibrator, the clock generator and counting, decoding display unit integrated circuit applic
RS-232sender
- 一个串口RS-232 发送模块。基于VHDL语言。-A serial RS-232 send module. Based on the VHDL language.
RS_Verilog
- RS码的FPGA实现，verilog语言形式，好参考资料-FPGA realization of RS code, verilog language form, a good reference
RSandfpgadesign
- 详细介绍了RS编解码背景以及原理，同时给出了FPGA实现方案-Described in detail the background of RS codecs as well as the principles of the FPGA at the same time give the realization of the program
IO
- serial io for rs 232 communication
bch
- Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
RS_ENCODER
- DVBC RS编码,标准TS流输入输出接口!-DVBC RS encoder
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
RS_255_223_ENCODER
- 实现RS（255，223）编码，采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
rs_decoder204_188
- RS译码的Verilog实现，用的是改进的BM算法，已在QuautusII9.0上调试通过-rs decoder verilog
RSencFlash
- RS(255,239) encoder for NAND Flash controller
Verilog_RS_31_19
- RS Decoder (31,19,6) v1.1
ug_rs-compiler
- altera RS编译码器datasheet-the datasheet of the rs encoder and decoder of altera