CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - stopwatch verilog

搜索资源列表

  1. LEDdisplay

    0下载:
  2. LED display Code for stopwatch in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1515
    • 提供者:Uzair
  1. rtcclock_latest.tar

    0下载:
  2. 国外的时钟以及闹钟和秒表功能的verilog程序,功能完善,具有一定是学习价值-The clock and alarm clock and stopwatch function Verilog program, perfect function, have a certain value of learning
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:213529
    • 提供者:李伟
  1. clock

    0下载:
  2. 原创数字钟verilog程序,能实现数字钟基本功能,如:计数,跑表,定时,闹钟。用于ISE软件。-Original digital clock verilog procedures, to achieve the basic functions of digital clock, such as: counting, stopwatch, timer, alarm clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:226823
    • 提供者:李悦
  1. paobiao

    0下载:
  2. verilog实现数码跑表,基于ALTERA DE2—70开发板实现验证,其中代码不分模块。-verilog achieve digital stopwatch, to achieve certification based ALTERA DE2-70 development board, regardless of where the code module.
  3. 所属分类:Other systems

    • 发布日期:2017-04-30
    • 文件大小:491442
    • 提供者:王亚斌
  1. try1

    0下载:
  2. 电子钟设计,verilog语言编写,拥有数秒和计时两个主要功能-4 bit digital clock, might function as a stopwatch
  3. 所属分类:Other systems

    • 发布日期:2017-05-03
    • 文件大小:595360
    • 提供者:Sue
  1. Clock-generator

    0下载:
  2. 采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置-.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings
  3. 所属分类:Goverment application

    • 发布日期:2017-04-12
    • 文件大小:1179
    • 提供者:hup123456
  1. timer

    0下载:
  2. 使用Verilog编程的秒表,使用basys2板子,同时支持两个秒表计时,有暂停复位功能,计时在七段数码管上显示。-Using Verilog programming stopwatch, use basys2 board, while supporting the two stopwatch with pause reset function, time on the seven-segment LED display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2672297
    • 提供者:peach
  1. second2

    0下载:
  2. basys3板子的Verilog环境下的秒表源代码-stopwatch basys3 Environment
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-29
    • 文件大小:498980
    • 提供者:李兵
  1. miaobiao

    0下载:
  2. 在Quartus II 环境下利用Verilog语言编写的秒表程序,包含模块化器件和仿真波形-In the Quartus II environment, use Verilog language stopwatch procedures, including modular devices and simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2273000
    • 提供者:daijunyu
  1. miaobiao

    0下载:
  2. 用硬件描述语言Verilog HDL完成秒表设计模块,使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1169
    • 提供者:eaou
  1. baseonFPGAclock

    1下载:
  2. 用verilogHDL语言写的基于FPGA的电子钟。里面包含闹钟、秒表、日历、时间设置等功能,可用LCD显示-verilog language, implemented on the FPGA alarm clock, calendar, time display, stopwatch in one of the electronic clock and calendar. Can be displayed on LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-24
    • 文件大小:156672
    • 提供者:fmxonfei
  1. shuzipaobiao_all

    0下载:
  2. VErilog源码,数字跑表数码管显示,按键控制-VErilog source, digital stopwatch digital display, control buttons
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:863691
    • 提供者:June
  1. boomshakalaka

    0下载:
  2. Verilog实现数字钟,超多功能,移位显示,闹钟设置,移位设置时间,定时秒表,控制LED记录数值等-Verilog digital clock, ultra-versatile, shift display, alarm settings, set the time shift, the timing stopwatch, and other numerical control LED record
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1855242
    • 提供者:wangruiqi
  1. miaobiao7

    0下载:
  2. 秒表计数(verilog)可以实现百分秒,秒,分的计数60进制,可以暂停,复位(Stopwatch count (Verilog) can achieve 100 seconds, seconds, the count is 60 hexadecimal, you can pause, reset)
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:10596352
    • 提供者:鲤鱼旗0506
« 1 2 3 4 5 6»
搜珍网 www.dssz.com